专利名称：红外焦平面阵列像元逐点偏压校正数据的读取电路和方法
技术领域：
本发明涉及红外焦平面读出电路技术领域，具体涉及一种红外焦平面阵列像素单元进行逐点偏压控制的校正信号的读取电路和方法。
背景技术：
任何温度高于绝对零度的物体，其内部都会发生分子热运动，从而产生波长不等的红外辐射。红外辐射具有强度和波长直接与物体表面温度有关的重要特征，提供了客观世界的丰富信息，但它是一种不可见的电磁波，如何将这种红外辐射转换为可测量的信号来探测客观世界成为人类不断奋斗的目标。红外焦平面阵列探测器就是人们在不断探索中的一个产物。红外焦平面阵列探测器通过光电转换、电信号处理等手段将目标物体的温度分布转换成2020欧洲杯投注官网 图像，是一种集光、机、电等尖端技术于一体的高科技产品。其具有抗干扰能力强、隐蔽性能好、跟踪和制导精度高等优点，在军事和民用领域获得了广泛的应用。传统的焦平面阵列拥有极高的灵敏度，几乎已经接近了背景限，但这种光电子探测器在工作温度较高时，本身固有的热激发过程快速增加，使得暗电流和噪声迅速上升，极大地降低了焦平面探测阵列的性能，所以需要制冷设备使其工作在低温环境下。但是由于制冷设备的存在，使得探测系统在体积、重量、功耗和成本方面都大量增加，从而增加了它应用的困难性。随着技术的不断发展，人们提出了非制冷红外焦平面阵列的概念。非制冷红外焦平面阵列探测器可在常温下工作，无需制冷设备，不仅减小了器件的体积、重量与功耗，也使得器件的可靠性得到了提高，而且其制造工艺与成熟的硅大规模集成电路工艺相兼容，极大地降低了器件的制造成本。由于上述诸多的优点，使这项技术得到了快速的发展和广泛的应用。微测辐射热计探测器具有较高的灵敏度，是应用最广泛的一种非制冷红外焦平面阵列探测器。其工作原理是热敏材料把入射的红外辐射产生的温度变化转变成电阻变化， 通过测量电阻变化探测红外辐射信号的大小。微测辐射热计焦平面阵列是利用微机械加工技术在硅读出电路上制作绝热结构，并在其上面形成作为探测器单元的微测辐射热计。经过多年的发展和技术的进步，非制冷红外焦平面阵列探测器已在噪声上满足使用需要，然而人们在非制冷红外探测器性能、图像质量、稳定性、功耗、体积和成本上都有了更高的要求。其实非制冷红外焦平面阵列探测器并非真的完全不需要制冷，而是使用热电制冷器(Thermo-Electric Cooler, TEC)来稳定其工作温度，而TEC本身具有一定的体积和功耗，从而使非制冷红外焦平面阵列探测器的应用受到一定程度的影响，所以人们尝试去除TEC。然而去除TEC后，由于像元接受红外辐射后温度会升高，衬底温度的变化会导致焦平面阵列极大的非均勻性，影响读出结果。通过不断研究得出，解决无TEC的非制冷红外焦平面阵列探测器的非均勻性的关键技术，一方面在于工艺上的改进，另一方面在于具有非均勻性校正功能的读出电路的设计，从电路上对非均勻性进行补偿，使得非制冷红外焦平面阵列探测器在没有TEC作为温度稳定装置的情况下，也能正常工作，输出具有良好质量的图像。
针对无TEC非制冷红外焦平面阵列探测器非均勻性，目前应用最多的是脉冲偏压校正技术，为各个像元施加不同的脉冲偏置(偏置补偿法)。偏置补偿法是基于在探测器的输出信号中引入额外的校正信号，或对各个探测元施加相应校正后的偏压，这些校正信号或偏压，是微测辐射热计当前温度的函数。不同的脉冲偏置，引起探测元相应的温升，从而改变各个探测元上与温度有关的响应率和输出电压。由于工作温度在随环境变化，这种校正需要实时进行，各个探测元的校正数据由它的输出信号与温度的相关性决定，并在标定后存储，使用时从存储器中读取。
发明内容
针对上述现有技术，本发明要解决的技术问题是提供一种红外焦平面阵列像素单元进行逐点偏压控制的校正信号的读取电路和方法，通过一系列的控制信号时序准确无误的读取和保存外界输入的校正数据，有效提高对像元逐点偏压控制的精确度，提高了输出图像的质量。为了解决上述技术问题，本发明采用如下技术方案一种红外焦平面阵列像元逐点偏压校正数据的读取电路，包括串并转换电路、移位寄存器组和控制移位寄存器组的时序控制电路、每列通道中集成的一个由N个数据寄存器构成的N位数据寄存器组，其中N为输入校正数据的位数；
其中，串并转换电路将输入的串行校正数据转换为并行输出，输出端分别接到集成在每列通道中的N位数据寄存器组中，时序控制电路将时钟信号转换为2N个主时钟周期的时钟信号，控制移位寄存器组产生列选信号使通道中的寄存器读取并保存串并转换电路的输出信号。进一步地，所述串并转换电路包括一个转换模块，一个计数器和N个锁存器，转换模块接收串行校正数据和时钟信号并输出并行数据，计数器对时钟信号计数并输出另一时钟信号控制N个锁存器对转换模块的输出并行数据进行读取和保存。进一步地，所述转换模块由N个依次连接的D触发器构成。进一步地，所述移位寄存器组由η/2+1 (η为通道的个数)个触发器依次连接组成， 所述触发器由两个依次连接的锁存器构成，其中一个锁存器在输入时钟为低电平时读取数据，高电平时进行数据锁存，另一个锁存器在输入时钟为高电平时读取数据，低电平时进行数据锁存。进一步地，所述N位数据寄存器组中的数据寄存器由一个CMOS开关，一个电容， 和两个反相器组成，CMOS开关和列选信号连接，CMOS开关的输出端连接第一反相器的输入端，第一反相器的输出连接第二反相器的输出端，电容接在CMOS开关的输出端和地之间。一种红外焦平面阵列像元逐点偏压校正数据的读取方法，包括如下步骤
(1)通过一串并转换电路将输入的串行校正数据转换为并行输出；
(2)通过一时序控制电路对时钟信号进行转换，控制一移位寄存器组产生列选信号使阵列列通道内的寄存器读取并保存串并转换电路的输出信号，从而控制通道内的DAC，实现像素单元的偏置，完成非均勻性校正功能。与现有技术相比，本发明具有以下有益效果
(1)采用具有此种方式读取校正数据的读出电路，积分器运放的正端电压Vb随衬底温度的变化很小，保证了输出动态范围不会受到衬底温度的影响，提高了输出图像的质量。(2)采用此种方式的校正数据读取控制电路，能够产生精确的时序控制，使与衬底相关的校正数据能够精确地被读入与保存，有效提高对像元逐点偏压控制的精确度，提高了输出图像的质量。(3)采用此种方式的校正数据读取控制电路，列选通在时钟上升沿和下降沿均能选通，所用移位移位寄存器组由η/2+1 (η为阵列通道的例数)个触发器组成，与传统用η个触发器的移位寄存器组相比，读出电路的面积更小，功耗更低。
图1是本发明中校正数据读取电路的原理框图； 图2是本发明的串并转换电路的内部结构图3是本发明的通道内寄存器的内部电路图4是本发明的移位寄存器组中所使用的DFFR2的内部结构及其工作时序图； 图5是本发明的移位寄存器组的模块图； 图6是本发明的输入输出时序信号图。
具体实施例方式下面将结合附图及
具体实施方式
对本发明作进一步的描述。以读取4位校正数据为例。由于转换数据为4位，所以电路中串并转换电路中的数据锁存器和通道内集成的数据寄存器也都使用4位。图1是本发明所使用的校正数据读取电路的原理框图，包括一个串并转换电路， 每列一个的4位数据寄存器组，一个移位寄存器组和控制移位寄存器组的时序控制电路。
串并转换电路将输入的串行数据转换为并行输出，时序电路对时钟进行转换，控制一系列触发器产生脉冲使通道内的寄存器读取串并转换电路的输出信号，控制通道内的 DAC,实现像素单元的偏置，完成非均勻性校正功能。图2是本发明的串并转换电路的内部结构图，由一个计数器，四个下降沿触发的D 触发器和四个锁存器组成。触发器DFFL (1)在主时钟信号CLOCK的第一个下降沿，从数据输入口 SER_IN读取第1位校正数据，同时计数器开始计数；在主时钟信号CLOCK的第二个下降沿，DFFL (1)从SER_IN读取第2位校正数据，并将上一个时钟输出QO和QOB读入到DFFL (2)中，依次向下读取，当主时钟信号CLOCK第4个下降沿到来时，DFFL (1)、DFFL (2)、DFFL (3)、DFFL (4)依次输出第4位、第3位、第2位和第1位校正数据，此时计数器从输出口(OUT)发出一个脉冲信号CLOCK’，触发锁存器将此时的四个输出信号(进行读取，并将输出b山A1Idci保存四个主时钟(CLOCK)周期，直到下一个脉冲信号CLOCK’到来。串并转换电路的N个输出端分别接到集成在通道中的N位数据寄存器组中，由列选信号控制依次打开一个通道中的寄存器、，将串并转换电路的N个输出进行读取，当开关关闭后，读取数据将保持不变。图3所示为通道内寄存器的内部结构，采用电容存储电压的方法，每个寄存器包括一个CMOS开关，一个电容，和两个反相器，输出互为反向的两个信号，每列中有四个这样的数据寄存器分别储存四位校正数据。列选信号0UT和它的反向信号0UT_B (i代表选通的列)分别接入CMOS开关的sel和selB端，控制CMOS开关的开启与关闭，CMOS开关的输出端和地间接入一个电容，当列选信号选通时，即sel为1，selB为0，CMOS开关打开，校正信号输入，选通信号关断，列选信号关断时，CMOS开关关闭，由于电容无法放电使得电容两端的电压保持关断前的状态不变，从而使数据寄存在寄存器中。在第i行的积分期间通过DAC对相应像素元提供偏置补偿，实现了非均勻性校正。图4(a)所示为移位寄存器组(列选信号)中所用的触发器的内部结构图，图4 (b) 为所用触发器的时序图。图4(a)所用触发器由两个锁存器构成，其中第一锁存器LATCHl 在输入时钟为低电平时读取数据，高电平时进行数据锁存；第二锁存器LATCH2在输入时钟为高电平时读取数据，低电平时进行数据锁存，且第一锁存器LATCHl和第二锁存器LACHT2 的CLR和RST端都为低电平有效。当CLR和RST端都为高电平时第一锁存器LATCHl和第二锁存器LACHT2进入正常工作状态，CLK为低时，第一锁存器LATCHl读取D、DB端的信号 (D、DB互为反相信号)并在Q1、Q1B端输出，而第二锁存器LACHT2的输出端保持原来的状态不变；当CLK变为高电平后，第一锁存器LATCHl的输出端保持不变，第二锁存器LATCH2读取第一锁存器LATCHl的输出信号，并在Q2、Q2B端输出，且在CLK变为高电平时Q2、Q2B保持不变，第一锁存器LATCHl读取下一个信号。图5所示为移位寄存器组(列选信号)的模块图，现以η通道为例，讲解其工作原理。图5中的移位寄存器组由ηΛ+1个图4 (a)所示触发器构成，当CLR和RST端都为高电平时，所有触发器都进入正常工作状态，此时D端输入高电平，DB端输入低电平。当第一个时钟到来时(假设以下降沿作为一个时钟的开始)，在时钟下降沿，DFFR2 (1)读取D、DB 端的信号，并在 Ql (1)、Q1B (1)端输出，即 Ql (I)=UQlB (1)=0，而02 (1)、Q2B (1)和其余触发器的输出端保持原来的输出状态(复位或清零状态时的输出)不变，即Q2 (1) =Q2 (J)=Ql (j)=0，Q2B (1)=Q2B (J)=QlB (j)=l (2 彡 j 彡 n/2+1)。Q2 (1)端的信号(低) 与QlB (1)端的信号(低)经过或非门变为高电平输出(0UT<0>=1)，即选通第一列，而其余列的控制信号输出仍为低电平，即未选通；当第一个时钟的上升沿到来时，DFFR2 (1)的输出端 Q2 (1)、Q2B (1)读取 Ql (1)、Q1B (1)端的信号，即 Q2 (1)=1、Q2B (1)=0，而 Ql (1)、 QlB (1)和其余触发器的输出端保持原来的输出状态不变，此时Q2 (1)端的信号(高)与 QlB (1)端的信号(低)经或非门变为低电平(0UT<0>=0)，即第一列关闭，而Q2B (1)端(低) 与Ql (2)端(低)的信号经或非门变为高电平输出(0UT<1>=1)，即第二列选通，而其余各列保持原来的状态不变，都为关闭。依次往下，当第j (2彡j彡n/2+l)个时钟到来时，DFFR2 (j)在时钟下降沿读取DFFR2 (j_l)的输出，Ql (j)输出为高，QlB (j)输出为低，其余保持上一个时钟的输出状态不变，Q2 (j)端的信号(低)与QlB (j)端的信号(低)经或非门变为高电平(0UT<2j-2>)，选通第2j-l列，其余列关闭；DFFR2 (j)在第j个时钟的上升沿读取DFFR2 (j)的Ql (j)和QlB (j)的信号，并在Q2 (j)输出为高，Q2B (j)输出为低，其余保持上一个输出状态不变，Ql (j+Ι)端的信号(低)与Q2B (j)端的信号(低)经或非门变为高电平(0UT<2j-l>=l)，选通第2j列，其余列关闭。移位寄存器组在每个时钟的上升沿和下降沿都会选通其中某一列，而使其余列关闭，完成列选通的功能。在经历了 η/2个时钟之后，一行中的每一列都依次选通，在第n/2+l个时钟的下降沿到来时，输出口 TRIMD0WN_ EN端输出一个高电平并保持半个时钟周期，使串并转换电路停止读入数据，同时使时序控制电路复位，停止产生移位寄存器组所需要的时钟信号，为下一行的读入做准备。在每个列选通的时候，将读入每列中集成的四个寄存器中，当第i列选通时(1 < i ^ n)，打开通道中集成的4个数据寄存器的开关，将串并转换中存储的4为校正数据b3l32blb0读入到相应列的寄存器中，在第i行的积分期间通过DAC对各像素单元提供偏置补偿，保证焦平面阵列在一定的温度范围内能在无TEC的情况下正常工作。 图6所示为该读取电路的工作时序图。当有校正数据输入时，在主时钟CLOCK的下降沿，串并转换电路开始读入校正数据，同时内部计数器开始计数；当主时钟CLOCK的第四个下降沿到来时，串并转换电路输入第4位校正数据，且在该时钟的上升沿到来时，串并转换电路的内部计数器输出一个脉冲信号CLOCK’，完成第一组校正数据的读取并保存；当第二组校正数据开始载入时，计数器从零开始计数，将以相同方法读取第二组校正数据；同时在时序控制电路中，将每读取一组校正数据的四个时钟作为一个循环，在每个循环的第三个主时钟CLOCK的下降沿到来时产生一个以主时钟周期为宽度的脉冲信号CL0CK1，并经过一个触发器将该脉冲转换为2*4个主时钟(CLOCK)周期的CL0CK2信号，作为移位寄存器组的时钟信号。在CL0CK2的第一个下降沿到来时，串并转换电路完成了第一组数据的读取并存储在了锁存器中，此时0UT<0>置为有效，选通第一列中的N位寄存器组，将第一组校正数据送入储存；在CL0CK2的第二个上升沿到来时，串并转换电路完成了第二组数据的读取并存储在了锁存器中，此时0UT<1>置为有效，选通第二列中的N位寄存器组，将第二组校正数据送入储存；由于列选信号是依次选通的，这样可以将输入的校正信号依次读入到每一列中，当最后一组数据载入完成后，移位寄存器组发出一个数据有效信号(TRIMD0WN_EN)， 可以开始一行信号的处理。
权利要求
1.一种红外焦平面阵列像元逐点偏压校正数据的读取电路，其特征在于包括串并转换电路、移位寄存器组和控制移位寄存器组的时序控制电路、每列通道中集成的一个由N 个数据寄存器构成的N位数据寄存器组，其中N为输入校正数据的位数；其中，串并转换电路将输入的串行校正数据转换为并行输出，输出端分别接到集成在每列通道中的N位数据寄存器组中，时序控制电路将时钟信号转换为2N个主时钟周期的时钟信号，控制移位寄存器组产生列选信号使通道中的寄存器读取并保存串并转换电路的输出信号。
2.根据权利要求1所述的红外焦平面阵列像元逐点偏压校正数据的读取电路，其特征在于所述串并转换电路包括一个转换模块，一个计数器和N个锁存器，转换模块接收串行校正数据和时钟信号并输出并行数据，计数器对时钟信号计数并输出另一时钟信号控制 N个锁存器对转换模块的输出并行数据进行读取和保存。
3.根据权利要求2所述的红外焦平面阵列像元逐点偏压校正数据的读取电路，其特征在于所述转换模块由N个依次连接的D触发器构成。
4.根据权利要求1所述的红外焦平面阵列像元逐点偏压校正数据的读取电路，其特征在于所述移位寄存器组由n/2+l个触发器依次连接组成，所述触发器由两个依次连接的锁存器构成，其中一个锁存器在输入时钟为低电平时读取数据，高电平时进行数据锁存，另一个锁存器在输入时钟为高电平时读取数据，低电平时进行数据锁存。
5.根据权利要求1所述的红外焦平面阵列像元逐点偏压校正数据的读取电路，其特征在于所述寄存器组中的寄存器由一个CMOS开关，一个电容，和两个反相器组成，CMOS开关和列选信号连接，CMOS开关的输出端连接第一反相器的输入端，第一反相器的输出连接第二反相器的输出端，电容接在CMOS开关的输出端和地之间。
6.一种红外焦平面阵列像元逐点偏压校正数据的读取方法，其特征在于，包括如下步骤(1)通过一串并转换电路将输入的串行校正数据转换为并行输出；(2)通过一时序控制电路对时钟信号进行转换，控制一移位寄存器组产生列选信号使阵列列通道内的寄存器读取并保存串并转换电路的输出信号，从而控制通道内的DAC，实现像素单元的偏置，完成非均勻性校正功能。
全文摘要
本发明公开了一种红外焦平面阵列像元逐点偏压校正数据的读取电路和方法，其中方法包括如下步骤(1)通过一串并转换电路将输入的串行校正数据转换为并行输出；(2)通过时序控制电路对时钟信号进行转换，控制移位寄存器组产生列选信号使阵列通道内的寄存器读取并保存串并转换电路的输出信号，从而控制通道内的DAC，实现像素单元偏置，完成非均匀性校正功能。采用此种校正数据读取控制电路，能产生精确的时序控制，使与衬底相关的校正数据能精确地被读入与保存，列选通在时钟上升沿和下降沿均能选通，所用移位寄存器组由n/2+1(n为阵列通道的例数)个触发器组成，与传统用n个触发器的移位寄存器组相比，读出电路面积更小，功耗更低。
文档编号G01J5/24GK102494784SQ201110419260
公开日2012年6月13日 申请日期2011年12月15日 优先权日2011年12月15日
发明者吕坚, 周云, 杜一颖, 江桥, 王璐霞 申请人:电子科技大学