半导体结构的制作方法

本公开实施例涉及半导体领域，特别涉及一种半导体结构。

背景技术：

1、集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。

技术实现思路

1、本公开实施例提供一种半导体结构，至少可以提高半导体结构的集成度的同时增加半导体结构的过流能力。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：衬底；交替排布的功能晶体管和浮空晶体管，所述功能晶体管包括：功能栅极、第一源漏掺杂区和第二源漏掺杂区，所述功能栅极位于所述衬底表面，所述第一源漏掺杂区和所述第二源漏掺杂区位于所述功能栅极的相对两侧，所述浮空晶体管包括：浮空栅极、第三源漏掺杂区和第四源漏掺杂区，所述浮空栅极位于所述衬底表面，所述第三源漏掺杂区和所述第四源漏掺杂区位于所述浮空栅极的相对两侧，且所述第三源漏掺杂区和所述浮空晶体管一侧的所述功能晶体管的所述第二源漏掺杂区电连接，所述第四源漏掺杂区和所述浮空晶体管另一侧的所述功能晶体管的所述第一源漏掺杂区电连接，所述浮空晶体管为无功能晶体管。

3、在一些实施例中，所述第三源漏掺杂区和与该所述第三源漏掺杂区电连接的所述第二源漏掺杂区为同一源漏掺杂区，所述第三源漏掺杂区还与所述第四源漏掺杂区电连接。

4、在一些实施例中，所述第四源漏掺杂区和与该所述第四源漏掺杂区电连接的所述第一源漏掺杂区为同一源漏掺杂区，所述第四源漏掺杂区还与所述第三源漏掺杂区电连接。

5、在一些实施例中，所述第三源漏掺杂区和所述第四源漏掺杂区连接同一电位，且所述浮空栅极不接电位或接到特定电位。

6、在一些实施例中，还包括：间隔排布的第一金属层和第二金属层，所述第一金属层与所述第二源漏掺杂区及所述第三源漏掺杂区电连接，所述第二金属层与所述第一源漏掺杂区及所述第四源漏掺杂区电连接，所述第一金属层与所述第二金属层电连接。

7、在一些实施例中，还包括：多个第一中间层，多个所述第一中间层分别位于所述第二源漏掺杂区及所述第三源漏掺杂区顶面；多个第一导电过孔，所述第一导电过孔位于所述第一中间层及所述第一金属层之间，以将所述第一中间层与所述第一金属层电连接；多个第二中间层，多个所述第二中间层分别位于所述第四源漏掺杂区及所述第一源漏掺杂区的顶面；多个第二导电过孔，所述第二导电过孔位于所述中间层及所述第二金属层之间，以将所述第二中间层与所述第二金属层电连接。

8、在一些实施例中，还包括：金属线，所述金属线的一端与所述第一金属层接触，另一端与所述第二金属层接触。

9、在一些实施例中，在所述功能晶体管和所述浮空晶体管排布的方向上，所述浮空栅极的宽度小于等于所述功能栅极的宽度。

10、在一些实施例中，两个所述功能晶体管之间包括多个连续排布的所述浮空晶体管。

11、在一些实施例中，连续的多个所述功能晶体管和另外连续的多个所述功能晶体管之间仅设置1个所述浮空晶体管。

12、本公开实施例提供的技术方案至少具有以下优点：通过设置功能晶体管和浮空晶体管交替排布，且使功能晶体管的第二源漏掺杂区和浮空晶体管的第三源漏掺杂区电连接，同一浮空晶体管的第四源漏掺杂区与另一侧的功能晶体管的第一源漏掺杂区电连接，从而可以增加功能晶体管朝向浮空晶体管的第一源漏掺杂区和/或第二源漏掺杂区上的可承载的极限电流，同时，还可以控制整个半导体结构的集成度。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第三源漏掺杂区和与该所述第三源漏掺杂区电连接的所述第二源漏掺杂区为同一源漏掺杂区，所述第三源漏掺杂区还与所述第四源漏掺杂区电连接。

3.根据权利要求1或2所述的半导体结构，其特征在于，所述第四源漏掺杂区和与该所述第四源漏掺杂区电连接的所述第一源漏掺杂区为同一源漏掺杂区，所述第四源漏掺杂区还与所述第三源漏掺杂区电连接。

4.根据权利要求1所述的半导体结构，其特征在于，所述第三源漏掺杂区和所述第四源漏掺杂区连接同一电位，且所述浮空栅极不接电位或接到特定电位。

5.根据权利要求1所述的半导体结构，其特征在于，还包括：间隔排布的第一金属层和第二金属层，一所述第一金属层与一所述第二源漏掺杂区及一所述第三源漏掺杂区电连接，一所述第二金属层与一所述第一源漏掺杂区及一所述第四源漏掺杂区电连接，一所述第一金属层与一所述第二金属层电连接。

6.根据权利要求5所述的半导体结构，其特征在于，还包括：

7.根据权利要求5所述的半导体结构，其特征在于，还包括：金属线，所述金属线的一端与所述第一金属层接触，另一端与所述第二金属层接触。

8.根据权利要求1所述的半导体结构，其特征在于，在所述功能晶体管和所述浮空晶体管排布的方向上，所述浮空栅极的宽度小于等于所述功能栅极的宽度。

9.根据权利要求1所述的半导体结构，其特征在于，两个所述功能晶体管之间包括多个连续排布的所述浮空晶体管。

10.根据权利要求1所述的半导体结构，其特征在于，连续的多个所述功能晶体管和另外连续的多个所述功能晶体管之间仅设置1个所述浮空晶体管。

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构，其中，半导体结构包括：衬底；交替排布的功能晶体管和浮空晶体管，功能晶体管包括：功能栅极、第一源漏掺杂区和第二源漏掺杂区，功能栅极位于衬底表面，第一源漏掺杂区和第二源漏掺杂区位于功能栅极的相对两侧，浮空晶体管包括：浮空栅极、第三源漏掺杂区和第四源漏掺杂区，浮空栅极位于衬底表面，第三源漏掺杂区和第四源漏掺杂区位于浮空栅极的相对两侧，且第三源漏掺杂区和浮空晶体管一侧的功能晶体管的第二源漏掺杂区电连接，第四源漏掺杂区和浮空晶体管另一侧的功能晶体管的第一源漏掺杂区电连接，浮空晶体管为无功能晶体管。可以在提高半导体结构的集成度的同时增加半导体结构的过流能力。

技术研发人员：请求不公布姓名
受保护的技术使用者：上海云攀半导体有限公司
技术研发日：
技术公布日：2024/3/21