带隙基准电路及低压差线性稳压器的制作方法

本公开的实施例涉及集成电路，具体地，涉及带隙基准电路及低压差线性稳压器。

背景技术：

1、在模拟芯片中，很多电路设计都选择采用带隙基准vbg电压作为芯片内部电源电压vdd的参考电压vref，这样能够使vdd regulate到一个相对稳定且准确的电压值。但同时，vdd也是vbg模块的电源，因此在系统上电过程中，会出现vdd和vbg同时相互regulate的阶段。

2、为保证芯片正常启动，针对一些在3v左右vdd下才能正常工作的带隙基准结构，可能会选择额外做一个粗糙的带隙基准模块，在vbg模块可以正常工作之前，为vdd模块提供粗糙的基准电压和偏置电流，保证vdd正常上电，之后再将粗糙的基准电压切换到精准的vbg，具体的实现如图1所示。图1中示出了一种常用于产生内部电源vdd的低压差线性稳压器(low dropout regulator，ldo)电路示意图，其中，由vdd的分压形成负反馈电压vfb。当vdd低于vbg模块(图2)所需的正常工作电压时，由低电源电压下可工作的粗糙带隙基准电路i1先产生粗糙的基准电压vbg0和偏置电流ib0，保证vdd电压先抬升，同时为vbg模块供电。当vdd到达vbg正常工作电压后，逻辑信号bgok＝1，再将vdd的基准电压vref切换到vbg模块。

3、在实际应用中，发明人发现，图1中的粗糙带隙基准电路i1的实现也需要多个双极型晶体管(bipolar junction transistor，bjt)，因此会消耗很大的芯片面积和功耗，影响芯片成本、性能。

技术实现思路

1、本文中描述的实施例提供了一种带隙基准电路及低压差线性稳压器，为了解决现有的带隙基准电路给电源电压提供vref时，需要先由粗糙的带隙基准模块来提供粗糙的基准电压和偏置电流，从而导致芯片面积和功耗消耗大，并影响芯片成本性能的问题。

2、根据本公开的第一方面，提供了一种带隙基准电路，用于为电源电路提供基准电压和偏置电流，所述带隙基准电路包括：带隙主电路、启动模块、上拉模块，其中，所述上拉模块，被配置为在所述电源电路产生的电源电压小于所述带隙主电路的正常工作电压时，通过电压上拉使所述带隙主电路产生随所述电源电压的上升而上升的基准电压，并在所述电源电压上升到所述带隙主电路的正常工作电压后停止工作；所述带隙主电路，被配置为在所述电源电压上升到所述带隙主电路的正常工作电压时，根据第一偏置电流和所述电源电压产生稳态的基准电压；所述启动模块，被配置为产生所述第一偏置电流，所述第一偏置电流还用于为所述电源电路提供电流偏置。

3、可选的，所述上拉模块包括：第一晶体管，所述第一晶体管为金属氧化物半导体晶体管，其中，所述第一晶体管的控制极耦接电源电压指示信号，所述第一晶体管的第一极耦接所述电源电压，所述第一晶体管的第二极耦接所述带隙主电路中第二晶体管的控制极，所述电源电压指示信号用于指示所述电源电压是否达到所述带隙主电路的正常工作电压，所述第二晶体管为与所述基准电压耦接的晶体管。

4、可选的，所述启动模块包括：启动电压产生模块、启动环路模块、电流镜像模块，其中，所述启动电压产生模块，被配置为产生启动电压；所述启动环路模块，被配置为根据所述启动电压启动，并在工作稳定后产生第二偏置电流；所述电流镜像模块，被配置对所述第二偏置电流镜像得到所述第一偏置电流。

5、可选的，所述启动电压产生模块包括：第三至八晶体管，第三至八晶体管为金属氧化物半导体晶体管，其中，第三晶体管的控制极分别耦接所述第三晶体管的第二极、第四晶体管的控制极，所述第三晶体管的第一极耦接接地端；所述第四晶体管的第一极耦接所述电源电压，所述第四晶体管的第二极分别耦接第五晶体管的控制极、第六晶体管的控制极、第七晶体管的控制极，所述第七晶体管的第一极耦接所述接地端，所述第七晶体管的第二极耦接所述第六晶体管的第一极，所述第六晶体管的第二极耦接所述第五晶体管的第一极，所述第五晶体管的第二极耦接第八晶体管的第二极；所述第八晶体管的控制极耦接第一电压，所述第八晶体管的第一极耦接所述电源电压，所述第八晶体管的第二极还提供所述启动电压。

6、可选的，所述启动环路模块包括：第九至十三晶体管、第一电阻，第九至十三晶体管为金属氧化物半导体晶体管，其中，第九晶体管的控制极耦接所述启动电压，所述第九晶体管的第一极耦接所述电源电压，所述第九晶体管的第二极分别耦接第十晶体管的第二极、第十二晶体管的第二极、第十三晶体管的控制极；所述第十晶体管的第一极和第十一晶体管的第一极都耦接所述电源电压，所述第十晶体管的控制极分别耦接所述第十一晶体管的控制极、所述第十一晶体管的第二极、所述第十三晶体管的第二极；所述第十三晶体管的第一极分别耦接所述第十二晶体管的控制极、第一电阻的一端，所述第一电阻的另一端耦接所述接地端；流过所述第一电阻的电流为所述第二偏置电流，所述第十晶体管的控制极的电压为所述第一电压。

7、可选的，所述电流镜像模块包括：第十四至十七晶体管，第十四至十七晶体管为金属氧化物半导体晶体管，其中，第十四晶体管的控制极耦接所述第十晶体管的控制极，所述第十四晶体管的第一极耦接所述电源电压，所述第十四晶体管的第二极分别耦接第十五晶体管的控制极、所述第十五晶体管的第二极、第十六晶体管的控制极；所述第十五晶体管的第一极和所述第十六晶体管的第一极都耦接所述接地端，所述第十六晶体管的第二极耦接第十七晶体管的第二极、所述第十七晶体管的控制极；所述第十七晶体管的第一极耦接所述电源电压，所述第十七晶体管的控制极还耦接所述带隙主电路，流过所述第十七晶体管的电流为所述第二偏置电流。

8、可选的，所述带隙主电路包括：所述第二晶体管，第十八至二十九晶体管、第二至六电阻、第一电流源，其中，第十八晶体管的控制极耦接所述启动模块，所述第十八晶体管的第一极耦接所述电源电压，所述第十八晶体管的第二极分别耦接第十九晶体管的控制极、所述第十九晶体管的第二极，所述第十九晶体管的第一极分别耦接第二十晶体管的第二极、所述第二十晶体管的控制极，所述第二十晶体管的第一极分别耦接第二十一晶体管的控制极、所述第二十一晶体管的第二极，所述第二十一晶体管的第一极耦接接地端；第二十二晶体管的第一极和第二十三晶体管的第一极都耦接所述电源电压，所述第二十二晶体管的控制极耦接所述第二十三晶体管的控制极，所述第二十二晶体管的第二极耦接第二十四晶体管的第一极，所述第二十三晶体管的第二极耦接第二十五晶体管的第一极，所述第二十二晶体管的控制极还耦接第二电阻的一端；所述第二十四晶体管的控制极耦接所述第二十五晶体管的控制极，所述第二十四晶体管的第二极耦接所述第二电阻的一端，所述第二十五晶体管的第二极耦接第二十六晶体管的第二极，所述第二十四晶体管的控制极还耦接所述第二电阻的另一端；所述第二十六晶体管的控制极分别耦接第二十七晶体管的控制极、所述第十九晶体管的控制极，所述第二十六晶体管的第一极耦接第二十八晶体管的第二极，所述第二十七晶体管的第一极耦接第二十九晶体管的第二极，所述第二十七晶体管的第二极耦接所述第二电阻的另一端；所述第二十八晶体管的控制极耦接所述第二十九晶体管的控制极，所述第二十八晶体管的第一极分别耦接第三电阻的一端、第四电阻的一端，所述第二十九晶体管的第一极耦接所述第三电阻的另一端，所述第四电阻的另一端耦接所述接地端；所述第二晶体管的控制极耦接所述第二十六晶体管的第二极，所述第二晶体管的第一极分别耦接第五电阻的一端、所述第二十八晶体管的控制极，所述第二晶体管的第二极耦接所述第一电流源的一端，所述第一电流源的另一端耦接所述电源电压，所述第五电阻的另一端耦接第六电阻的一端，所述第六电阻的另一端耦接所述接地端，所述第二晶体管的第一极输出所述基准电压。

9、根据本公开的第二方面，提供了一种低压差线性稳压器，包括ldo主电路、判断电路、第一方面中所述的带隙基准电路，其中，ldo主电路，被配置为根据误差放大器和功率管组成的控制环路控制产生电源电压；所述判断电路，被配置为根据迟滞比较器检测所述电源电压的变化，并输出电源电压指示信号；所述带隙基准电路，被配置根据所述电源电压指示信号、所述电源电压为所述ldo主电路提供基准电压和第一偏置电流。

10、可选的，所述根据迟滞比较器检测所述电源电压的变化，并输出电源电压指示信号包括：当电源电压小于所述带隙基准电路的正常工作电压时，输出电源电压指示信号为低电平；当电源电压小于所述带隙基准电路的正常工作电压时，输出电源电压指示信号为高电平。

11、可选的，ldo主电路包括：所述误差放大器、功率管、第七至九电阻，其中，所述误差放大器的正输入端耦接反馈电压，所述误差放大器的负输入端耦接所述带隙基准电路输出的基准电压，所述误差放大器的输出端耦接所述功率管的控制极，所述带隙基准电路为所述误差放大器提供第一偏置电流；所述功率管的第一极耦接输入电压，所述功率管的第二极耦接第七电阻的一端；第八电阻、第九电阻串联后耦接在所述第七电阻的另一端和接地端之间，所述第七电阻的另一端还输出所述反馈电压，所述第八电阻和所述第九电阻之间的节点耦接所述迟滞比较器的输入端；所述第七电阻的一端输出所述电源电压，所述电源电压还为所述误差放大器和所述迟滞比较器提供工作电压。

12、本公开的实施例的带隙基准电路及低压差线性稳压器中的带隙基准电路在电源电压小于带隙主电路的正常工作电压时，通过上拉模块将带隙主电路中的基准电压强制上拉，产生随电源电压的上升而上升的基准电压，在电源电压上升到带隙主电路的正常工作电压时，上拉模块断开，由带隙主电路产生稳定的基准电压，可以看到，整个过程中都是由带隙基准电路提供基准电压，不需要增加粗糙的带隙基准电路提供粗糙的基准电压，另外，本公开实施例中的启动模块可以为电源电压和带隙主电路提供偏置电流，也不需要粗糙的带隙基准电路提供粗糙的偏置电流。本公开实施例中增加的上拉模块和启动模块主要采用金属氧化物半导体晶体管(mos)实现，相比于现有方案中的需要用多个bjt的粗糙的带隙基准电路相比，占用芯片面积非常小，而且静态电流也很小，因此可以降低芯片的成本，提高芯片性能。