写入和验证电路及其用于写入并验证电阻性存储器的方法与流程

本发明涉及一种用于验证电阻性存储器的方法以及一种用于电阻性存储器的验证电路。具体来说，本发明涉及写入和验证电路及其用于写入并验证电阻性存储器的方法，且位线电压在写入和验证期间连续地增加或减小。

背景技术：

基于对下一代非易失性存储器的需求，已开发出一类电阻性随机存取存储器(resistive random access memory，简称：RRAM)。为了获得具有更好均一性的RRAM，对RRAM进行的具有良好性能的验证操作是有必要的。

图1说明现有技术领域中用于设定RRAM的波形曲线。在写入和验证期间TV，启用字线信号WL(拉到高电压电平)，且在RRAM的选择电阻性存储器单元的位线上施加位线电压VVER，且在写入和验证期间TV将位线电压VVER的电压电平保持为恒定电压电平。在现有技术领域中，在写入和验证期间TV检测位线电流CBL。通过比较位线电流CBL与目标位线电流，可确定RRAM的写入操作结束或者未结束。如果位线电流CBL并未达到目标位线电流，则所述选择电阻性存储器单元应再一次被设定。如果位线电流CBL达到目标位线电流，则对选择电阻性存储器单元的写入操作(设定操作)完成。即，当位线电压VVER未经良好界定时，写入和验证期间TV的循环数难以进行控制。另外，由于位线电压VVER的偏压电压恒定且电阻在写入操作期间发生变化，因此写入操作的时间可过大。针对RRAM的写入操作的性能被减小。

技术实现要素：

本发明提供一种写入和验证电路及其用于写入并验证电阻性存储器的方法。

本发明是针对一种用于写入和验证电阻性存储器的方法，以及一种可有 效地设定和/或重置电阻性存储器单元的写入和验证电路。

本发明提供一种用于验证电阻性存储器的方法，所述方法包含：在写入和验证期间启用对应于所述电阻性存储器的至少一个选择电阻性存储器单元的至少一个字线信号；提供位线电压到所述选择电阻性存储器单元，其中所述位线电压在所述写入和验证期间自第一电压电平到第二电压电平连续地增加或减小；以及测量通过所述位线的检测电流，和根据所述检测电流及参考电流确定所述写入和验证期间的结束时间点。

本发明提供一种用于电阻性存储器的写入和验证电路。所述写入和验证电路包含电流产生器及至少一个电流检测器。电流产生器根据位线电压产生参考电流，且根据参考电流产生偏压电压，其中位线电压在写入和验证期间自第一电压电平到第二电压电平连续地增加或减小。电流检测器耦合到参考电流产生器，及电阻性存储器的选择电阻性存储器单元的位线。电流检测器提供位线电压到选择电阻性存储器单元，且根据位线上的检测电流产生检测电压。其中所述电流检测器通过比较所述检测电压及所述偏压电压确定所述写入和验证期间的结束时间点。

根据以上描述内容，在本发明中，当验证电阻性存储器单元时，在写入和验证期间自第一电压电平到第二电压电平连续地增加或减小的位线电压被提供到选择电阻性存储器单元。此外，通过测量写入和验证期间通过位线的检测电流，写入和验证期间的结束时间点可被确定，且写入和验证操作可更精确且有效率地结束。

为了使本发明的前述以及其它特征和优点易于理解，下文详细描述附有各附图的若干示范性实施例。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中且构成本说明书的一部分。附图说明本发明的实施例，并且与描述内容一起用来解释本发明的原理。

图1说明现有技术领域中用于设定RRAM的波形曲线；

图2为根据本申请的实施例的一种用于写入并验证RRAM的方法的流程图；

图3A说明根据本申请的实施例的对RRAM进行的设定操作的波形曲线；

图3B说明根据本申请的实施例的对RRAM进行的重置操作的波形曲线；

图4到7说明根据本申请的实施例的多个写入和验证电路的示意图。

附图标记说明：

400、500、600：写入和验证电路；

401：Y路径电路；

402：选择电阻性存储器单元；

410：电流产生器；

411：虚设Y路径电路/虚设Y路径解码器；

420：电流检测器；

501～503：电阻性存储器单元；

601：Y路径电路；

602：选择电阻性存储器单元；

610：电流产生器；

611：虚设Y路径电路/虚设Y路径解码器；

620：电流检测器；

701到703：电阻性存储器单元；

S210～S230：步骤；

CBL：位线电流/检测电流；

CBL1：检测电流；

CBL2：检测电流；

CMP、CMP1：比较器；

CREF、CREF1、CREF2：参考电流；

D1：二极管；

DETO：检测输出信号；

EN、ENb：启用信号；

NM1～NM5：晶体管；

PM1～PM3、T1、T2：晶体管；

R1、R2：电阻器；

REFR：参考电阻器；

TF1～TF2：时间点；

TR、TS、TV：写入和验证期间；

VB：偏压电压；

VDET：检测电压；

VSL：源极线电压；

VVER、VVER1、VVER2：位线电压；

WL：字线信号。

具体实施方式

图2揭示用于写入并验证RRAM的方法的流程图。用于写入并验证RRAM的方法可用于设定、重置或形成RRAM的一或多个选择电阻性存储器单元，且选择电阻性存储器单元可被同时验证。在步骤S210中，在写入和验证期间启用至少一个字线信号，且至少一个字线信号对应于RRAM的至少一个选择电阻性存储器单元。在步骤S220中，在写入及验证期间，将位线电压提供给选择电阻性存储器单元的位线从而同时进行写入和验证操作。此处请注意，写入和验证操作可为对RRAM进行的设定操作、重置操作或者形成操作。此外，在写入和验证期间，位线电压的电压电平自第一电压电平到第二电压电平连续地增加或减小。

举例来说，当对选择电阻性存储器单元实行设定操作时，位线电压的电压电平在写入和验证期间自第一电压电平连续地增加到第二电压电平，且第一电压电平小于第二电压电平。另一方面，当对选择电阻性存储器单元实行重置操作时，位线电压的电压电平在写入和验证期间自第一电压电平连续地减小到第二电压电平，且第一电压电平大于第二电压电平。步骤S230中，在写入和验证期间，测量通过选择电阻性存储器单元的位线的检测电流。检测电流可用以与参考电流比较，从而确定写入和验证期间的结束时间点。具体来说，根据位线电压产生参考电流，且将检测电流用以与参考电流进行比较。当检测电流的电流电平达到参考电流的电流电平时，可确定写入和验证期间的结束时间点，且可结束写入和验证操作。举例来说，当对选择电阻性存储器单元实行设定操作时，源极线电压施加于选择电阻性存储器的源极线上，且源极线电压的电压电平可等于第一电压电平(低于第二电压电平)。在写 入和验证期间，位线电压自第一电压电平增加到第二电压电平，且参考电流根据位线电压的增加而增加。并且，由于施加于位线上的位线电压不断增加，因此选择电阻性存储器单元的位线上的电流(检测电流)相应地增加。当检测电流的电流电平不小于参考电流的电流电平时，表明结束写入和验证操作，且可确定写入和验证期间的结束时间点。

对于另一实例，当对选择电阻性存储器单元实行重置操作时，源极线电压施加于选择电阻性存储器的源极线上，且源极线电压的电压电平可等于第一电压电平(高于第二电压电平)。在写入和验证期间，位线电压自第一电压电平减小到第二电压电平，且参考电流根据位线电压的增加而减小。并且，由于施加于位线上的位线电压不断减小，因此选择电阻性存储器单元的位线上的电流(检测电流)的绝对值相应地增加，其中位线上的电流的值为负值。当检测电流的电流电平小于参考电流的电流电平时，意谓结束写入和验证操作，且可确定写入和验证期间的结束时间点。

图3A中，在写入和验证期间TS启用字线信号WL(拉到高电压电平)。位线电压VVER1的电压电平在写入和验证期间TS连续地增加。此外，参考电流CREF根据位线电压VVER1的变化而在写入和验证期间TS增加。检测电流CBL1根据位线电压VVER1的增加而增加，且检测电流CBL1的上升斜率大于参考电流CREF1的上升斜率。在时间点TF1处，检测电流CBL1的电流电平达到参考电流CREF1的电流电平，且时间点TF1可为写入和验证期间TS的结束时间点。

在图3B中，在写入和验证期间TR启用字线信号WL(拉到高电压电平)。位线电压VVER2的电压电平在写入和验证期间TR连续地减小。此外，参考电流CREF2根据位线电压VVER2的变化而在写入和验证期间TR减小。在时间点TF2处，检测电流CBL2的电流电平达到参考电流CREF2的电流电平，且时间点TF2可为写入和验证期间TR的结束时间点。

图3A中，针对设定操作的参考电流CREF1在写入和验证期间TS可线性地增加。图3B中，针对重置操作的参考电流CREF2的绝对值在写入和验证期间TR可非线性地增加。

参考图4，图4说明根据本申请的实施例的写入和验证电路的示意图。写入和验证电路400经调适用于电阻性存储器，且用于设定并验证RRAM。 写入和验证电路400包含电流产生器410及电流检测器420。电流产生器410根据位线电压VVER产生参考电流CREF，且根据所述参考电流CREF产生偏压电压VB，其中位线电压VVER在验证期间自第一电压电平连续地增加到第二电压电平。电流检测器420耦合到电流产生器410以及选择电阻性存储器单元402的位线，且电流检测器420提供位线电压VVER到选择电阻性存储器单元402并根据位线上的检测电流CBL产生检测电压VDET。具体来说，电流产生器410包含晶体管PM1、虚设Y路径电路411、参考电阻器REFR以及由晶体管NM1及NM2形成的开关。晶体管PM1的第一端接收位线电压VVER，且晶体管PM1的第二端耦合到晶体管PM1的控制端。虚设Y路径电路411耦合在晶体管PM1的第二端与参考电阻器REFR之间。参考电阻器REFR、晶体管NM1及NM2串联地耦合在虚设Y路径电路411与源极线电压VSL之间。晶体管NM1及NM2分别由字线信号WL及启用信号EN控制。

在写入和验证期间，晶体管PM1在晶体管NM1及NM2接通时接收位线电压VVER，且根据位线电压VVER产生参考电流CREF。对应地，晶体管PM1根据参考电流CREF产生偏压电压VB。参考电流CREF的电流电平可根据位线电压VVER的电压电平以及参考电阻器REFR的电阻来确定。在此实施例中，参考电流CREF的电流电平＝(VVER-Vth)/REFR，其中Vth为晶体管PM1的阈值电压。虚设Y路径解码器411的电路结构可与对应于选择电阻性存储器单元402的Y路径电路401相同。另外，在写入和验证期间启用了启用信号EN(拉到高电平)。

电流检测器420包含晶体管PM3、比较器CMP，以及由晶体管PM2及NM3形成的开关。晶体管PM2、PM3及NM3串联地耦合于位线电压VVER与Y路径电路401之间。晶体管PM2及NM3由检测输出信号DETO控制，从而接通或切断，且晶体管PM2及NM3的接通或切断状态为互补的。晶体管PM3由偏压电压VB控制，且晶体管PM2及PM3在写入和验证期间形成路径从而在晶体管PM2接通时将位线电压VVER输送到对应于电阻性存储器单元402的Y路径电路401。在写入和验证期间，可检测电阻性存储器单元402的位线上的检测电流CBL，且可获得晶体管PM3与NM3耦合在一起所在的端上的检测电压VDET。比较器CMP1接收偏压电压VB及检测电压VDET，且比较偏压电压VB与检测电压VDET以产生检测输出信号DETO。 当检测电流CBL达到参考电流CREF时，检测电压VDET的电压电平达到偏压电压VB的电压电平，可获得写入和验证期间的结束时间点，且检测输出信号DETO针对晶体管PM2的切断而变化从而结束写入和验证操作。某实施例中，启用信号EN可与检测输出信号DETO相联系。另一方面，电阻性存储器呼叫402包含电阻器R1及晶体管T1。选择电阻性存储器单元402为1T1R电阻性存储器单元出于参考目的为一实例，在一些实施例中，选择电阻性存储器单元402可由任何其它结构形成。

图5的写入和验证电路500可应用至多个电阻性存储器单元501到503。在图5中，写入和验证电路500包含一个电流产生器410及多个电流检测器420。电流检测器420分别耦合到电阻性存储器单元501到503，从而同时写入并验证多个电阻性存储器单元501到503。电阻性存储器单元501到503可共享同一字线信号WL。

图6说明写入和验证电路600经调适用于RRAM且用于重置RRAM。写入和验证电路600包含电流产生器610及电流检测器620。电流产生器610根据位线电压VVER产生参考电流CREF，且根据参考电流CREF产生偏压电压VB，其中位线电压VVER在验证期间自第一电压电平连续地减小到第二电压电平。电流检测器620耦合到电流产生器610以及选择电阻性存储器单元602的位线，且电流检测器620提供位线电压VVER到选择电阻性存储器单元602并根据位线上的检测电流CBL产生检测电压VDET。具体来说，电流产生器610包含晶体管NM1、虚设Y路径电路611、二极管D1以及由晶体管NM2及PM3形成的开关。晶体管NM1的第一端接收位线电压VVER，且晶体管NM1的第二耦合到比较器CMP1。虚设Y路径电路611耦合在晶体管NM1的第二端与二极管D1之间。二极管D1、晶体管NM2及PM1串联地耦合在虚设Y路径电路611与源极线电压VSL之间。晶体管NM2及PM1分别由字线信号WL及启用信号ENb控制。其中，源极线电压VSL是在写入和验证期间的起始处。二极管D1在虚设Y路径电路611与晶体管NM2之间经反向偏压。即，二极管D1的阳极耦合到晶体管NM2，阴极耦合到虚设Y路径电路611。在写入和验证期间，晶体管NM1在晶体管NM2及PM1接通时接收位线电压VVER，且参考电流CREF是根据位线电压VVER及源极线电压VSL产生。对应地，晶体管NM1根据参考电流CREF产生偏压电压 VB。参考电流CREF的电流电平可根据二极管D1的电特性来确定。在此实施例中，参考电流CREF的电流电平＝IS×exp(VVER/Vth)，其中Vth为二极管D1的阈值电压，且IS为二极管D1的饱和电流，且exp为指数运算符。虚设Y路径解码器611的电路结构可与对应于选择电阻性存储器单元602的Y路径电路601相同。另外，在写入和验证期间启用了启用信号ENb(拉到低电平)。电流检测器620包含晶体管NM4、比较器CMP，以及由晶体管NM3及NM5形成的开关。晶体管NM3、NM4及NM5串联地耦合于位线电压VVER与Y路径电路601之间。晶体管NM3及NM5由检测输出信号DETO控制，从而接通或切断，且晶体管NM3及NM5的接通或切断状态为互补的。晶体管PM3由偏压电压VB控制，且晶体管NM3及NM4在写入和验证期间形成路径从而在晶体管NM3接通时将位线电压VVER输送到对应于电阻性存储器单元602的Y路径电路601。在写入和验证期间，可检测电阻性存储器单元602的位线上的检测电流CBL，且可获得晶体管NM4及NM5耦合在一起所在的端上的检测电压VDET。比较器CMP1接收偏压电压VB及检测电压VDET，且比较偏压电压VB与检测电压VDET以产生检测输出信号DETO。当检测电流CBL到达参考电流CREF时，检测电压VDET的电压电平到达偏压电压VB的电压电平，可获得写入和验证期间的结束时间点，且检测输出信号DETO针对晶体管NM3的切断而变化，从而结束写入和验证操作。另一方面，选择电阻性存储器单元602包含电阻器R2以及晶体管T2。选择电阻性存储器单元602为1T1R电阻性存储器单元出于参考而为实例，且在一些实施例中选择电阻性存储器单元602可由任何其它结构形成。

图7的电阻性存储器单元701到703中的每一个对应于一个电流产生器610及一个电流检测器620。电流检测器620分别耦合到电阻性存储器单元701到703从而同时写入并验证多个电阻性存储器单元501到503，且每一电流检测器620耦合到对应电流产生器710。电阻性存储器单元701到703可共享同一字线信号WL。

综上所述，施加到选择电阻性存储器单元的位线的位线电压在写入和验证期间连续地发生变化。通过检测位线上的检测电流，可有效率地获得写入和验证期间的结束时间点，且可改良对RRAM进行的写入和验证操作的性能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。