磁存储元件、其制造方法和驱动方法、及存储器阵列的制作方法

专利名称：磁存储元件、其制造方法和驱动方法、及存储器阵列的制作方法
技术领域：
本发明涉及一种磁存储元件、其制造方法和驱动方法。另外，本发明涉及一种排列多个磁存储元件的存储器阵列。
背景技术：
近年来，关注强磁性隧道接合元件的潜在高的MR变化率，对磁头、MRAM(Magnetic Random Access Memory磁随机存储器)等器件的应用开发盛行。在用作存储器的情况下，通过使构成强磁性隧道接合的多个强磁性体的至少一个的磁化方向变化来进行写入，通过检测伴随磁化方向变化的电阻变化来进行读出。
为了对应存储器的大容量化，必需将元件或写入/读出用的导线尺寸抑制到亚微细粒。随着微细化的进一步前进，估计强磁性体的磁化方向变化所需的磁场增大。但是，同样微细化的导线中流过的电流有限。因此，要求对磁电阻元件有效地施加磁场。
在美国专利第5659499号中提议利用配置在导线周围的磁性体来对磁电阻元件施加磁场。但是，这里，未考虑随着元件的微细化，强磁性体的大小也受到限制。尤其是，在沿宽度受限制的导线配置的强磁性体中，相对导线延伸方向等的形状各向异性妨碍有效施加磁场。
为了有效施加磁场，写入用导线的位置接近磁电阻元件是有利的。这是因为磁场以距离的平方衰减。但是，在将MOS晶体管等三端子元件用作存储器的开关元件的情况下，需要连接磁电阻元件与开关元件用的引出导线。因此，写入用导线一方必须从该引出导线外侧向元件施加磁场。在将二极管作为开关元件配置在磁电阻元件与写入兼读出用导线之间时，该导线从开关元件的外侧施加磁场。
为了实现存储器的大容量化而应解决的其它问题是伴随元件高集成化的磁串扰。磁串扰引起邻接应施加磁场元件的元件误动作等。

发明内容
本发明的目的在于提供一种有利于存储器大容量化的磁存储元件、其制造方法、驱动方法和使用磁存储元件的存储器阵列。
本发明的第1磁存储元件包含磁电阻元件；用于发生使该元件的电阻值变化的磁束的导线；和该磁束通过的至少一个的强磁性体。该至少一个的强磁性体形成磁隙，在该磁隙，上述磁束通过上述元件。并且，以满足以下关系式a)～c)的方式来配置强磁性体。
a)M1≤2Lgb)Lw/Ly≤5和Ly/Lt≥5至少之一c)Ly≤1.0μm这里，M1为沿平行于磁隙方向测定的元件长度，Lg为磁隙的长度，Lt为强磁性体的厚度，Lw为强磁性体在导线延伸方向上的长度，Ly为磁束通过强磁性体内的距离。另外，Ly随着通过强磁性体的位置等进行变化，此时，也可采用平均距离。若在强磁性体的厚度存在因部件或部位导致的不同，则Lt采样构成磁隙的部件或部位的厚度。在Lt变化的部位，因为产生磁束泄漏，所以强磁性体的厚度范围优选0.5Lt以上2Lt以下。M1也可改称为投影在Lg上的元件长度。
根据关系式a)，强磁性体与磁电阻元件高效地磁耦合。从该观点看，更优选M1≤Lg。关系式b)中包含的Lw/Ly≤5和Ly/Lt≥5都是即便进行微细化也可使强磁性体的磁化方向容易变为指向磁电阻元件的条件。这两个关系式中，只要至少一方成立即可，但优选双方都成立。优选Lw/Ly为3以下(Lw/Ly≤3)。作为关系式c)，在Ly≤0.6μm成立的情况下，优选以使M1≤Lg和Lw/Ly≤3成立的方式配置强磁性体。在Ly≤0.5μm成立的情况下，优选以使M1≤Lg和Ly/Lt≤5成立的方式配置强磁性体。
在强磁性体形状的最佳例中，包含大致U字形和大致反U字形(下面简称为“大致U字形”)。该强磁性体单独构成将大致U字形的开口设为磁隙的磁轭。这样，在强磁性体构成磁轭的情况下，优选将导线配置在磁轭内部(U字的内部)。但不必由强磁性体来构成所有磁轭。强磁性体也可配置在通过元件的磁束的路径(磁路)的至少一部分上。强磁性体也可分割为2段以上之后使用。强磁性体可与导线间隔地配置，但优选以与导线相连接的方式配置。
本发明的第2磁存储元件包含磁电阻元件；及用于发生使该元件的电阻值变化的磁束的第1导线和第2导线；以夹持上述元件的方式来配置第1导线和第2导线，配置在这些导线间的绝缘体包含强磁性绝缘体。
根据第2磁存储元件，与第1磁存储元件一样，即使进行微细化，也可有效地对磁电阻元件施加磁场。为了高效施加磁场，该强磁性绝缘体优选以与元件连接的方式来配置，更优选为以覆盖元件的方式来配置。
在第1和第2磁存储元件中，作为发生使元件的电阻值变化的磁束、换言之存储器改写用磁场的导线，可使用以夹持磁电阻元件的方式配置的第1导线和第2导线。此时，也可电连接第1导线和磁电阻元件，在第2导线与磁电阻元件之间插入开关元件或从开关元件引出的引出导线(第3导线)。
本发明的第3磁存储元件包含磁电阻元件；开关元件；用于发生使磁电阻元件的电阻值变化的磁束的第1导线和第2导线；及电连接磁电阻元件与开关元件的第3导线。为了供给通过磁电阻元件的电流，以夹持磁电阻元件的方式与该元件电连接地配置第1导线和第3导线，第3导线与磁电阻元件的连接部插入磁电阻元件与第2导线之间，将第2导线与磁电阻元件电绝缘。另外，将由第3导线从上述连接部引出的方向与第2导线的延伸方向形成的角度限制为45度以下。
根据现有配置，第3导线在与磁电阻元件的连接部附近屏蔽第2导线向元件施加的磁场。根据本发明的第3磁存储元件，因为可抑制第3导线产生的屏蔽效应，所以可有效向磁电阻元件施加磁场。
本发明的第3磁存储元件也可兼备第1和第2磁存储元件的特征。具体而言，也可还包含上述磁束通过的至少一个的强磁性体，该强磁性体形成磁隙，在该磁隙，上述磁束通过磁电阻元件。此时，还优选为上述关系式a)～c)成立。强磁性体例如也可构成大致U字形的磁轭。若在该磁轭内部配置第1导线、第2导线或第3导线，则可提高强磁性体的效果。基于同样理由，强磁性体优选以连接于选自第1导线、第2导线或第3导线中的至少一个的方式来配置。在连接于第3导线的情况下，优选连接于第3导线的侧面、尤其以连接于两侧面的方式来配置。第3导线的侧面也可改称为“除去与元件接触的接触面及相反一侧的面”。尤其是，若以至少夹持第3导线的两侧面的方式配置强磁性体时，则可更有效地向元件施加磁场。
在第3磁存储元件中，配置在第1导线与第2导线之间的绝缘体也可包含强磁性绝缘体。基于与上述一样的理由，该强磁性绝缘体优选以连接于磁电阻元件的方式来配置，更优选为以覆盖磁电阻元件的方式来配置。
本发明还提供一种适于在第1导线与第2导线之间插入开关元件或向该元件引出的引出电极(第3导线)的磁存储元件驱动的方法。在本发明的驱动方法中，通过从第1导线发生的磁束和从第2导线发生的磁束使磁电阻元件的电阻值变化，针对第2导线的电流脉冲施加时间比针对第1导线的电流脉冲施加时间长。
若在第2导线与磁电阻元件之间插入开关元件或第3导线、尤其是第3导线，则对从第2导线施加的磁场的响应时间变慢。根据本发明的驱动方法，通过调整脉冲时间，可有效地向元件施加脉冲磁场。
通常，由于在半导体电路中电压控制容易，所以若在磁存储元件的驱动中使用电压控制的脉冲，则可利用已有电路。此时，优选调整脉冲的施加时间，使电压脉冲产生的电流波形满足上述条件。
本发明还提供适于制造第1磁存储元件的最佳形态、即在强磁性体磁轭内部配置导线的形态的方法。本发明的第1制造方法包含如下步骤在绝缘体中形成设上述导线的延伸方向为长向的深度为D1的凹部的步骤；沿上述凹部的表面、以使上述凹部的侧面上的厚度为Tf的方式形成强磁性体的步骤；及，在上述凹部内的上述强磁性体的表面以使厚度为Tn的方式形成上述导线的步骤；D1、Tf和Tn设定成满足以下关系式。
Tf≤0.33D1、Tn≥D1-1.5Tf该制造方法适于制造满足作为关系式b)的Ly/Lt≥5的磁存储元件。优选为Tf≤0.2D1。该制造方法优选还包含将强磁性体在导线延伸方向上的长度限制为L1的步骤。将凹部短向上的宽度设为W1，以满足以下关系式的方式设定L1。
L1≤5(W1+2D1)该优选的制造方法适于制造还满足作为关系式b)的Lw/Ly≥5的磁存储元件。
本发明的第2制造方法包含如下步骤在绝缘体上形成厚度为Tn的导线的步骤；沿该导线表面、以使导线侧面上的厚度为Tf的方式形成强磁性体的步骤。其中，以满足以下关系式的方式设定Tf和Tn。
Tf≤Tn该制造方法适于制造满足作为关系式b)的Ly/Lt≥5的磁存储元件。该制造方法优选还包含在形成强磁性体后、将导线和强磁性体的合计宽度限制成W22的步骤。其中，将导线宽度设为W2，以满足以下关系式的方式设定W22。W22是连接于强磁性体的表面、且在与导线延伸方向垂直的方向上的导线及强磁性体的长度。
(W2+2Tf)≤W22≤1.2(W2+2Tf)本发明的第2制造方法优选还包含将导线延伸方向上的强磁性体长度限制为L1的步骤。其中，设导线宽度为W2，以满足以下关系式的方式设定L1。
L1≤5(W2+2(Tn+Tf))该优选的制造方法适于制造还满足作为关系式b)的Lw/Ly≤5的磁存储元件。
本发明还提供一种排列多个磁电阻元件的存储器阵列，上述多个磁电阻元件包含第1～第3中的任意的磁电阻元件。
本发明还提供一种存储器阵列，该存储器阵列包含配置成矩形状的多个磁电阻元件、和用于使多个磁电阻元件的电阻值变化的多个导线，多个导线沿规定方向延伸，在该多个导线之间，还包含以沿上述规定方向延伸的方式配置的接地导线(grounding conductive wires)组。
根据该存储器阵列，通过接地导线组来抑制磁串扰。
该存储器阵列优选为，将多个导线作为沿第1方向伸长的第1导线组，还包含使多个磁电阻元件的电阻值变化的第2导线组，配置第1导线组的面和配置第2导线组的面夹持配置多个磁电阻元件的面，第2导线组沿第2方向(例如与第1方向垂直的方向)伸长，在构成第2导线组的导线之间还包含以沿第2方向伸长的方式配置的接地导线组。
本发明还提供一种存储器阵列，包含配置成矩形状的多个磁电阻元件、和用于使多个磁电阻元件的电阻值变化的多个导线，构成多个导线的至少一部分导线具有朝向多个磁电阻元件构成的面凸起的凸部。
根据该存储器阵列，通过凸部抑制磁串扰。另外，由该凸部对导线进行挂衬，可抑制伴随微细化的导线的高电阻化。并且，因为可向元件施加涡流状磁场，所以该凸部也可起到向元件有效施加磁场的作用。
该存储器阵列优选为，将多个导线作为第1导线组，还包含用于使多个磁电阻元件的电阻值变化的第2导线组，配置第1导线组的面和配置第2导线组的面夹持配置多个元件的面，构成第2导线组的导线的至少一部分具有朝向多个元件构成的面凸起的凸部。


图1是排列磁存储元件的存储器阵列一例的平面图。
图2是图1的存储器阵列的剖面图。
图3是表示本发明第1磁存储元件一例的立体图。
图4是图3元件的导线剖面图。
图5是表示排列磁存储元件的存储器阵列一例的平面图。
图6是图5的存储器阵列的剖面图。
图7是表示本发明第1磁存储元件另一例的立体图。
图8A～G分别是表示强磁性体配置实例的剖面图。
图9A～H分别是表示磁电阻元件构成例的剖面图。
图10是排列本发明第2磁存储元件的存储器阵列一例的平面图。
图11是图10的存储器阵列的剖面图。
图12是排列本发明第3磁存储元件的存储器阵列一例的平面图。
图13是图12的存储器阵列的剖面图。
图14是表示在本发明第3磁存储元件中还配置强磁性体的实例的立体图。
图15A～B分别是向本发明第3磁存储元件的第3导线(引出导线)配置磁性体的实例的导线剖面图。
图16是说明本发明第3磁存储元件中的第3导线的引出方向与第2导线所成角度θ(0°≤θ≤90°)的平面图。
图17是说明本发明驱动方法的存储器阵列的平面图。
图18是说明在本发明驱动方法一例中施加的脉冲的图。
图19是表示配置接地导线组的本发明存储器阵列一例的平面图。
图20是图19的存储器阵列的剖面图。
图21是表示配置接地导线组的本发明存储器阵列另一例的平面图。
图22是图21的存储器阵列的剖面图。
图23是表示配置具有凸部的导线组的本发明存储器阵列一例的平面图。
图24A～B是图23的存储器阵列的剖面图，图24A表示I-I剖面，图24B表示II-II剖面。
图25是表示配置具有凸部的导线组的本发明存储器阵列另一例的平面图。
图26A～B是图25的存储器阵列的剖面图，图26A表示I-I剖面，图26B表示II-II剖面。
图27A～C是说明本发明制造方法一例的剖面图。
图28A～C是说明本发明制造方法另一例的剖面图。
具体实施例方式
下面，说明本发明的实施方式。
本发明的磁存储元件可通过在基板上形成多层膜来得到。作为基板，可使用表面由绝缘体覆盖了的物体、例如热氧化处理后的硅基板、石英基板、蓝宝石基板等。为了使基板表面平滑，必要时也可进行化学机械抛光(CMP)等平滑化处理。也可使用事先形成MOS晶体管等开关元件的基板。
多层膜可使用溅射法、MBE(Molecular Beam Epitaxy分子束外延)法、CVD(Chemical Vapor Deposition化学气相淀积)法、脉冲激光淀积法、离子束溅射法等一般的薄膜制作法。作为微细加工法，使用公知的微细加工法，例如使用接触掩膜、逐次移动式曝光装置的光刻法、EB(Electron Beam电子束)平版印刷法、FIB(Focused Ion Beam聚焦离子束)加工法。
作为蚀刻法，可使用离子研磨或RIE(Reactive Ion Etching反应离子蚀刻)。也可在离子研磨或RIE中使用公知的蚀刻法。在表面的平滑化、膜的部分去除中可使用CMP或精密研磨法。
必要时，也可在惰性气体中或氢气中，对于多层膜，边在无磁场中或边施加磁场、边进行热处理。
各部件中可不特别限制地使用公知材料。用于导线的材料的电阻率优选为3μΩcm以下。具体而言，在导线中，优选为从选自Al、Ag、Au、Cu和Si中的至少一种导体、以这些导体的至少一种为主要成分的合金、及B4C中选择的任意物质。这里，所谓主要成分是指50重量％以上的成分。电阻率小的材料可有效施加磁场。
在说明本发明的各实施方式之前，参照图27A～C来说明本发明第1制造方法的一例，作为可适用于各实施方式的制造方法。
在构成层间绝缘膜的绝缘体81中形成宽度(短向长度)为W1、深度为D1的槽(图27A)，在包含该槽内部的区域中，形成槽的侧面(短向的侧面)上的厚度为Tf的强磁性体82、和非磁性导体83(图27B)。然后，通过研磨等削除不要部分的膜(图27C)。从而，可实现在大致U字形的强磁性体轭9的内部配置厚度为Tn的导线2的结构。在成膜于槽内部的情况下，槽底面中的膜厚达到侧面膜厚Tf的1～2倍。根据上述制造方法，通过膜厚部分的不同，可实现上述优选的实施方式。
下面，图28A～C中示出本发明第2制造方法的一例。在形成为层间绝缘膜的绝缘体91上形成宽度(短向长度)为W2的非磁性导体93(图28A)，以覆盖该导体的方式形成导体侧面(短向的侧面)上的厚度为Tf的强磁性体92(图28B)。再通过研磨、光刻法等削除不要部分的膜(图28C)。
这里，优选强磁性体的宽度(包含导线的整体宽度)W22为(W2+2Tf)以上。这是因为可抑制由光刻法步骤产生的Tf差异。另一方面，W22优选为1.2(W2+2Tf)以下。这是因为若在磁隙附近存在多余的强磁性体，则会扰乱该磁隙附近的磁束。
这样，可实现在大致U字形的强磁性体轭9的内部配置导线1的结构。这里也考虑膜厚部分的不同。
在图27A～C和图28A～C所示方法中，在各种部件的长度、宽度等限制中也可适用抗蚀刻掩膜的形成、蚀刻、研磨等加工。
下面，只要没有特别说明，对于各膜，用nm表示的数值就是该膜的膜厚。
(实施方式1)在本实施方式中，说明包含第1磁存储元件的存储器阵列的一例。
首先，示出施加磁场中不使用强磁性体的磁存储元件制作例，作为现有例1。在形成500nm热氧化膜的Si单晶晶片上，通过RF磁控管溅射成膜Cu，作为基底电极，并在其上成膜2nm的Pt。通过脉冲激光抛光，成膜10nm的Si，并通过离子渗透，在该Si中掺杂Al，再成膜5nm的Si，并再次通过离子渗透，掺杂P。这样，形成二极管，作为开关元件。
接着，通过RF磁控管溅射，依次成膜5nm的Ta、3nm的NiFe、30nm的PtMn、3nm的CoFe、0.7nm的Ru、3nm的CoFe、1.2nm的AlOx、4nm的NiFe。AlOx通过在成膜金属Al后进行氧化来变为AlOx(x≤1.5)。这些膜是将AlOx设为隧道层、将CoFe设为固定磁性层、将NiFe设为自由磁性层的螺管(スピンバルブ)型磁电阻元件。
通过光刻在如此形成的多层膜上进行图案化、形成线和空隙后，通过RIE和Ar离子研磨，将线间的空隙蚀刻到热氧化膜。接着，在线上，使用光刻法、并使用EB平版印刷以微小尺寸等间隔地形成大致长方体形的台状图案的抗蚀剂。再通过Ar离子研磨和RIE，将多层膜蚀刻到基底电极Pt。并且，在通过离子束淀积不去除抗蚀剂地成膜Al2O3后，通过剥离液去除(所谓卸去)抗蚀剂和其上的Al2O3。由此，在元件上形成接触孔。
在接触孔上通过RF磁控管溅射成膜Cu，作为上部电极，再次通过光刻法，在接触孔上沿与基底电极大致垂直方向进行图案化、形成线和空隙。而且，通过Ar离子研磨蚀刻存在于线间空隙中的上部电极。为了保护元件，除接触用垫部以外，成膜10nm的Al2O3。
再者，为了向反强磁性层(PtMn)附加单方向各向异性，边与基底电极的延伸方向平行地施加5kOe(398kA/m)的磁场，边在真空中在240℃下热处理3小时。
下面，示出在导线全长上配置磁性体的磁存储元件实例，作为现有例2。
在形成800nm热氧化膜的Si单晶晶片上，通过光刻法进行图案化、形成线和空隙后，通过RIE在该热氧化膜(Si氧化膜)上形成沿线伸长的凹部。在凹部内通过磁控管溅射，成膜NiFe和Cu，通过CMP去除多余的Cu和NiFe(所谓波形花纹(ダマシン))。
在其上，以与现有例1一样的形成法形成到上部电极后，在成膜元件保护的Al2O3之前，成膜NiFe。通过光刻法，在上部电极中通过自对准来进行图案化、形成线和空隙，并通过Ar离子研磨，去除覆盖上部电极以外的多余NiFe。之后，成膜元件保护用的Al2O3。
下面，示出配置长度在布线方向上受限制的磁性体的磁存储元件实例。
在现有例2的基底电极的形成工序中，在成膜NiFe后，在与凹部伸长方向垂直的方向上形成抗蚀剂图案，并在通过Ar离子研磨去除NiFe后，成膜Cu，通过进行CMP，由此限制由NiFe构成的强磁性体轭的长度。在上部电极的制作工序中，还通过在凸起的长向上限制NiFe成膜后的用光刻法形成的图案尺寸，限制上部电极的强磁性体轭的长度。其它与现有例2一样，制作磁存储元件。
如此制作的各存储器阵列具有图1和图2示出的结构。磁电阻元件5在第1导线(上部电极)1与第2导线(下部电极)2的交点上配置成矩阵状。各元件5通过开关元件(二级管)7连接于下部电极2上。磁存储元件10包含在彼此垂直方向上延伸的第1导线1及第2导线2、和顺序插入这些导线之间的磁电阻元件5及开关元件7。
图3和图4中示出配置长度受到限制的磁性体的磁存储元件。该元件中，在第1导线1和第2导线2的周围，配置强磁性体轭9。将该轭沿布线长度方向上的长度限制为Lw。强磁性体轭9具有磁隙Lg、厚度Lt、磁路长度Ly。如图所示，磁路长度Ly具体而言是磁束沿强磁性体的膜厚中央通过的距离，换言之，是平均磁路长度。
在该磁存储元件中，通过使电极(Cu)、强磁性体(NiFe)及凹部的宽度和厚度进行变化，可使Ly/Lt和Lw/Ly相对于各种Ly、M1、Lg进行变化。对于如此形成的各元件，测定磁电阻元件的自由磁化层磁化反转所需的电流值。若M1、Lg、Lt、Lw、Ly的关系相同，则该电流值与布线或轭的截面形状等无关，都一样。另外，若与现有例1相比，则所有元件中反转所需的电流减小。结果汇总示于表1中。
(表1)单位μm















(表1)中的结果评价为，与Ly相同的基准样品(表1中附加※的样品)相比，增大(Z)、同程度(F)、以10％以下的比例减少(E)、20％以下减小(D)、30％以下减小(C)、40％以下减小(B)、50％以下减小(A)。
另外，在使用Cu以外的材料、例如Al、Ag、Au、Si、B4C、Cu98Si2、Cu98Al2、Ag90Au10等作为导线时，也可确认由强磁性体轭产生的一样的改善。若使用这些材料，则因为与使用Pt或Ta相比，布线电阻减少，所以消耗功率减少。消耗功率的降低，起到可有效施加磁场的作用。
在制成强磁性体轭时，也可在下部电极中从凹部开始沿与凹部伸长方向垂直方向形成抗蚀剂图案中，去除成膜后不要的强磁性体。上部电极中也可在形成凸部的非磁性导体上进行同样的去除。
即使使用隧道二极管、肖脱基二极管、可变电阻等非线性元件作为开关元件，也可得到一样的效果。
作为磁电阻元件，在本实施方式中，如图9E所示，使用反强磁性体35/固定磁性层33(强磁性体41/非磁性体42/强磁性体43)/高电阻层32(隧道层)/自由磁性层31(强磁性体)的层叠结构，但不限于此，也可使用图9A～图9D和图9F所示的各种结构。由强磁性体41/非磁性体42/强磁性体43构成的层叠铁氧体也可用作自由磁性层31(图9B、图9G)。
强磁性体轭不限于图4的形状，也可是图8A～图8G所示形状。轭9与导线1不必接触(图8A)。在磁隙相对形成元件的面倾斜的情况下(图8E)，沿磁隙的长度Lg来测定元件的长度M1。强磁性体不必配置为大致U字形(图8A～图8E)，也可以构成其一部分的方式来配置(图8F～图8G)。强磁性体也可以在导线发生有磁束位置上形成磁隙的方式来配置，从该磁隙流出的磁束通过磁电阻元件，使自由磁化层的磁化反转。
(实施方式2)在本实施方式中，说明第2磁存储元件。
这里，作为现有例，原封不动地采用实施方式1的现有例1。
下面，示出使用强磁性绝缘体的磁存储元件的制作例。
在形成500nm热氧化膜的Si单晶晶片上，通过RF磁控管溅射成膜Cu，作为基底电极，并在其上成膜2nm的Pt。通过脉冲激光抛光，成膜10nm的Si，并通过离子渗透，在该Si中掺杂Al，再成膜5nm的Si，并再次通过离子渗透，掺杂P。这样，形成二极管，作为开关元件。
接着，通过RF磁控管溅射，依次成膜5nm的Ta、3nm的NiFe、30nm的PtMn、3nm的CoFe、0.7nm的Ru、3nm的CoFe、1.2nm的AlOx、4nm的NiFe。AlOx通过在成膜后氧化金属Al来变为AlOx。
这些膜是将AlOx设为隧道层、将CoFe设为固定磁性层、将NiFe设为自由磁性层的螺管型磁电阻元件。
通过光刻法在如此形成的多层膜上进行图案化、形成线和空隙后，通过RIE和Ar离子研磨，将线间的空隙蚀刻到热氧化膜。接着，在线上，使用光刻法、并使用EB平版印刷以微小尺寸等间隔地形成大致长方体形的台状图案的抗蚀剂。再通过Ar离子研磨和RIE，将多层膜蚀刻到基底电极Pt。而且，在通过离子束淀积不去除抗蚀剂地成膜Al2O3至到达磁电阻元件下端的程度后，通过激光束淀积成膜YIG(yttriumiron garnet)至稍越过磁电阻元件上端的程度。通过剥离液去除(所谓卸去)抗蚀剂和其上的Al2O3及YIG。由此，在元件上形成接触孔。
在接触孔上通过RF磁控管溅射成膜Cu，作为上部电极，再次通过光刻法，在接触孔上沿与基底电极大致垂直方向进行图案化、形成线和空隙。而且，通过Ar离子研磨蚀刻存在于线间空隙中的上部电极。为了保护元件，除接触用垫部以外，成膜10nm的Al2O3。
而且，为了向反强磁性层(PtMn)附加单方向各向异性，边与基底电极的延伸方向平行地施加5kOe的磁场，边在真空中在240℃下热处理3小时。
如图10和图11所示，该存储元件在第1导线(上部电极)1和第2导线(下部电极)2之间的层间绝缘膜中包含强磁性绝缘体(YIG)11。如上所述，也可在层间绝缘膜中包含非磁性绝缘膜(Al2O3)，但优选以覆盖磁电阻元件5的侧面的方式来配置强磁性绝缘体11。
以与实施方式1一样的基准，对于各种尺寸的元件，比较层间绝缘膜中仅包含Al2O3的元件和在磁电阻元件周围的层间绝缘膜中使用YIG的元件，其结果是，除尺寸外，在使用YIG的元件中，自由磁性层的磁化反转所需的电流减少。
代替YIG，即使是置换部分YIG的材料、Ni铁氧体及其置换体，也可定性得到同样的效果。为了减少电流，优选使用电阻率高的强磁性体，尤其是YIG或Ni铁氧体等软强磁性体。虽也取决于元件设计，但电阻率越高，则越难发生漏电流。强磁性绝缘体的电阻率优选为1kΩcm以上，特别优选为10kΩcm以上。
(实施方式3)在本实施方式中，说明包含第1磁存储元件的存储器阵列的另一例。
首先，示出在施加磁场中不使用强磁性体的磁存储元件制作例，作为现有例3。在事先形成MOS晶体管的Si晶片上，成膜Al作为基底电极后，通过光刻法和RIE去除源极和栅极的引出电极与漏极的接触电极。通过CVD在其上成膜SiO2作为绝缘膜，通过溅射在SiO2上成膜Cu。通过光刻法进行图案化、形成线和空隙后，通过离子研磨进行蚀刻。去除抗蚀剂后，再次通过CVD成膜SiO2，并通过CMP进行平坦化处理。在MOS的漏极上，通过光刻法和RIE形成接触孔，并在成膜Ta作为基底后，通过直流(down flow)溅射，在接触孔内成膜Al。在蚀刻去除多余的Al后，成膜CuAl作为基底，并接着成膜Cu。
接着，通过RF磁控管溅射，依次成膜5nm的Ta、3nm的NiFe、30nm的PtMn、3nm的CoFe、0.7nm的Ru、3nm的CoFe、1.2nm的AlOx、4nm的NiFe。AlOx通过在成膜金属Al后进行氧化来变为AlOx。这些膜是将AlOx设为隧道层、将CoFe设为固定磁性层、将NiFe设为自由磁性层的螺管型磁电阻元件。
通过光刻法和离子研磨，从接触孔向形成于SiO2之下导线上方形成大致长方体形的图案。在该图案上、大致SiO2之下的导线上，使用光刻法、并使用EB平版印刷以微小尺寸形成大致长方体形的台状图案。再通过Ar离子研磨蚀刻到基底电极Cu附近后，通过CVD成膜SiO2，并通过光刻法或EB平版印刷法，在SiO2上形成抗蚀剂图案。而且，使用RIE，形成到大致长方体的台状图案的接触孔。通过与上述一样的方法，使用Ta基底和Al，在接触孔内埋入接触电极。通过CMP来进行平坦化和接触孔的高度限制。
在接触孔上通过RF磁控管溅射成膜Cu，作为上部电极，通过光刻法和离子研磨，在接触孔上沿与磁电阻元件下的导线垂直的方向进行图案化、形成线和空隙。而且，利用Ar离子研磨蚀刻存在于线间空隙中的上部电极。为了保护元件，除接触用垫部以外，成膜10nm的Al2O3。
而且，为了向反强磁性层(PtMn)附加单方向各向异性，边与基底电极的延伸方向平行地施加5kOe的磁场，边在真空中在240℃下热处理3小时。
下面，示出在导线全长上配置磁性体的磁存储元件实例，作为现有例4。
通过与现有例3一样的过程，在半导体晶片上形成电极后，利用CVD，比现有例3厚地成膜SiO2。通过与现有例2的强磁性体轭和基底电极的形成法一样的过程，在SiO2中形成凹部，并形成由Co90Fe10构成的强磁性体轭和强磁性体轭内的Cu导线。
同样，通过与现有例2一样的方法来形成由Co90Fe10构成的强磁性体轭和强磁性体轭内的Cu导线，作为上部电极。其它通过与现有例3一样的过程来制作元件。
下面，示出配置长度在布线方向上受到限制的磁性体的磁存储元件实例。
在现有例4的基底电极的形成工序中，在成膜Co90Fe10后，在与凹部伸长方向垂直的方向上形成抗蚀剂图案，并在通过Ar离子研磨去除Co90Fe10后，成膜Cu，通过进行CMP，限制由Co90Fe10构成的强磁性体轭的长度。在上部电极的制作工序中，还通过在凸起的长向上限制Co90Fe10成膜后的光刻法形成的图案尺寸，限制上部电极的强磁性体轭的长度。其它与现有例3一样，制作磁存储元件。
如此制作的存储器阵列具有图5和图6示出的结构。磁电阻元件5在第1导线1与第2导线2的交点上被配置成矩阵状。各元件5通过第3导线3连接于开关元件(MOS晶体管)8。在开关元件上连接着读出用第4导线4。这样，磁存储元件10包含第1导线1和第4导线4、串联配置在这些导线间的磁电阻元件5及开关元件7、连接两元件的第3导线3、和与磁电阻元件5绝缘、沿与第1导线1垂直的方向延伸的第2导线2。用第1导线1和第2导线2向磁电阻元件5施加磁场。第1导线1和第2导线2及第4导线4沿相互垂直的方向延伸。
如图7所示，在第1导线1及第2导线2的周围，配置强磁性体轭9。将该轭沿布线长度方向的长度限制为Lw。如图4所示，强磁性体轭9具有磁隙Lg、厚度Ly、磁路长度Ly。
对于该磁存储元件，通过使电极(Cu)、强磁性体(Co90Fe10)及凹部的宽度和厚度进行变化，可使Ly/Lt和Lw/Ly相对于各种Ly、M1、Lg进行变化。对于如此制作的各元件，测定磁电阻元件的自由磁化层磁化反转所需的电流值。若M1、Lg、Lt、Lw、Ly的关系相同，则该电流值与布线或轭的截面形状无关，都一样。另外，若与现有例3相比，则所有元件中反转所需的电流减少。结果汇总示于表2中。
(表2) 单位μm















(表2)中的结果评价A～F及Z与(表1)中的评价一样。
(实施方式4)在本实施方式中说明包含第3磁存储元件的存储器阵列的一例。
这里，作为现有例，原封不动地采用实施方式3的现有例3。
与实施方式3中的元件一样地制作使第3导线的引出方向变化的磁存储元件，但在层间绝缘膜下形成导体，并在MOS晶体管的漏极上形成接触孔，不是距接触孔最短距离、而是大致L字形迂回形成从该接触孔到层间绝缘膜下形成的导线上形成的导线(在其上形成磁电阻元件)的形状。
如此制成的存储器阵列具有图12和图13示出的结构。磁电阻元件5在第1导线1和第2导线2的交点上被配置成矩阵状。各元件5通过第3导线3连接于开关元件(MOS晶体管)8。在开关元件上连接着读出用第4导线4。这样，磁存储元件10包含第1导线1及第4导线4、串联配置在这些导线间的磁电阻元件5及开关元件7、连接两元件的第3导线3、和与磁电阻元件5绝缘、沿与第1导线1垂直的方向延伸的第2导线。用第1导线1及第2导线2向磁电阻元件2施加磁场。第1导线1和第2导线2及第4导线4沿相互垂直的方向延伸。
另外，如图14所示，还制作在第1导线1和第2导线2的周围配置强磁性体轭9的存储器阵列。此时，以使上述关系式a)、b)双方及c)成立的方式设定M1、Lg、Lt、Lw、Ly。
另外，如图15A所示，还制作了在第3导线3的周围排列已配置有强磁性体轭13的元件的存储器阵列。另外，如图15B所示，还制作了在第3导线的侧面排列连接一对强磁性体13所形成的元件的存储器阵列。在该元件的制作中，适用与形成强磁性体轭一样的方法，但在成膜强磁性体时，在通过离子束淀积使侧面比凹状底部的膜厚厚地倾斜成膜后，通过ICP蚀刻，蚀刻底面的强磁性体。侧面的强磁性体具有8nm以下的膜厚。
另外，与实施方式2一样，还制作了在第1导线与第2导线间的层间绝缘膜中排列已使用了强磁性绝缘体(Ni铁氧体10nm)的元件的存储器阵列。此时，将第3导线3埋入强磁性绝缘体中。
在上述各存储器阵列中，还制作了使第3导线3从与元件5的连接部引出的方向与第2导线2的延伸方向所成角度(图16中的θ)变化的存储器阵列。
对于这些存储器阵列，测定使磁电阻元件的强磁性体反转所需的脉冲功率。设脉冲为脉冲长度为5ns的半周期的孤立正弦波脉冲。结果示于表3。
(表3)

在(表3)中，与比较基准的样品相比，设需要同等功率的情况为C，所需的功率减少的情况为B，所需的功率减少30％以上的情况为A。若与样品a1相比，则样品b1、c1、d1、e1、f1、g1和h1的功率都减少。
如(表3)所示，通过都将θ设为45°以下，可确认能降低写入脉冲功率。
(实施方式5)在本实施方式中，示出磁存储元件的驱动方法。
使用在实施方式3中作为现有例3制作的磁存储元件，向第1导线施加长度为τ1的电流脉冲，向第2导线施加长度为τ2的电流脉冲，调查磁电阻元件的自由磁性层的磁化反转动作。脉冲的强度在将τ1、τ2都设为10ns时变为磁化反转的最低脉冲强度。如图17所示施加电流脉冲，确认磁存储元件10的自由磁性层有无磁化反转。如图18所示，以使脉冲的终端近乎一致的方式施加脉冲。结果示于表4中。
(表4)

在(表4)中，A表示确认磁化反转，B表示未确认磁化反转。
在将脉冲施加时间(在τ1与τ2不同的情况下为相对长的时间)限制于30ns以下、尤其是10ns以下的条件下动作时，若向经开关元件施加磁场的导线(第2导线)施加相对长的脉冲，则可以较低的功率改写元件的存储器。
上述脉冲施加时间调整导致的磁场的有效施加，对实施方式1～4中制作的任一磁存储元件都有效。若适用于这些实施方式中制作的元件，则可极有效地施加磁场。
如表4所示，施加时间为τ1＜τ2的电流脉冲的施加，即使对于包含磁电阻元件、和用于发生使该元件的电阻值变化的磁束的一对导线、且在一对导线之一与所述元件之间包含开关元件或向该元件引出的导线的现有公知的磁存储元件也是有效的。
(实施方式6)除追加虚设布线以外，与实施方式1～4同样地制作存储器阵列。如图19～图22所示，虚设布线配置在第1导线1间及第2导线2间。在形成第1或第2导线的步骤中同时形成虚设布线61、62。因此，第1导线1和虚设布线61、第2导线2和虚设布线62形成于同一面内，在面内沿同一方向伸长。在夹持在这两个面中的面内配置多个磁电阻元件5。
各虚设布线61、62在元件驱动时与施加脉冲的驱动器(省略图示)的接地极连接。
与没有虚设布线61、62的元件相比，由虚设布线产生的屏蔽效应减少了误动作的概率。即，降低了磁串扰。
磁串扰的减少意味着宁可使引起磁化反转的功率变大。但是，若适用实施方式1～4的元件结构、实施方式5的驱动方法，则可边降低磁串扰，边有效地施加磁场。
如图23～图26所示，也可通过在第1导线1和/或第2导线2中设置向元件5排列的面凸起的衬部71、72来获得磁串扰减少的效果。衬部71、72与虚设布线一样，对将开关元件7连接于第2导线2的形态(图23)和将开关元件8与第2导线2绝缘的形态(图25)都有效。如图所示，该突起71、72优选形成在多个元件5之间。
权利要求
1.一种磁存储元件，包含磁电阻元件、用于发生使所述磁电阻元件的电阻值变化的磁束的导线、和所述磁束通过的至少一个强磁性体，所述强磁性体形成磁隙，在所述磁隙，所述磁束通过所述磁电阻元件，并且，以下关系式a)～c)成立，a)M1≤2Lgb)Lw/Ly≤5和Ly/Lt≥5的至少之一c)Ly≤1.0μm其中，M1为沿平行于所述磁隙方向测定的所述磁电阻元件的长度，Lg为所述磁隙的长度，Lt为所述强磁性体的厚度，Lw为所述强磁性体在所述导线延伸方向上的长度，Ly为所述磁束通过所述强磁性体内的距离。
2.根据权利要求1所述的磁存储元件，其特征在于关系式a)为M1≤Lg。
3.根据权利要求1所述的磁存储元件，其特征在于关系式b)中的Lw/Ly≤5为Lw/Ly≤3。
4.根据权利要求1所述的磁存储元件，其特征在于关系式c)为Ly≤0.6μm。
5.根据权利要求1所述的磁存储元件，其特征在于所述强磁性体构成磁轭，将所述导线配置在所述磁轭内。
6.根据权利要求1所述的磁存储元件，其特征在于以连接于所述导线的方式配置所述强磁性体。
7.根据权利要求1所述的磁存储元件，其特征在于还包含将所述导线作为第1导线、用于发生所述磁束的第2导线、和开关元件，以夹持所述磁电阻元件的方式配置所述第1导线和所述第2导线，电连接所述第1导线和所述磁电阻元件，在所述第2导线与所述磁电阻元件之间插入所述开关元件或从所述开关元件引出的引出导线。
8.一种磁存储元件，包含磁电阻元件、和用于发生使所述磁电阻元件的电阻值变化的磁束的第1导线和第2导线，以夹持所述磁电阻元件的方式配置所述第1导线和所述第2导线，配置在所述第1导线和所述第2导线之间的绝缘体包含强磁性绝缘体。
9.根据权利要求8所述的磁存储元件，其特征在于所述强磁性绝缘体连接于所述元件。
10.根据权利要求8所述的磁存储元件，其特征在于还包含开关元件，所述第1导线和所述元件电连接，在所述第2导线与所述元件之间插入所述开关元件或从所述开关元件引出的引出导线。
11.一种磁存储元件，包含磁电阻元件、开关元件、用于发生使所述磁电阻元件的电阻值变化的磁束的第1导线和第2导线、和电连接所述磁电阻元件和所述开关元件的第3导线，为了供给通过所述磁电阻元件的电流，以夹持所述磁电阻元件的方式与所述磁电阻元件电连接地配置所述第1导线和所述第3导线，所述第3导线和所述磁电阻元件相连接的连接部插入至所述磁电阻元件与所述第2导线之间，将所述第2导线与所述磁电阻元件电绝缘，并且将所述第3导线从所述连接部引出的方向与所述第2导线的延伸方向形成的角度限制为45°以下。
12.根据权利要求11所述的磁存储元件，其特征在于还包含所述磁束通过的至少一个强磁性体，所述强磁性体形成磁隙，在所述磁隙，所述磁束通过所述磁电阻元件。
13.根据权利要求12所述的磁存储元件，其特征在于以下关系式a)～c)成立，a)M1≤2Lgb)Lw/Ly≤5和Ly/Lt≥5的至少之一c)Ly≤1.0μm其中，M1为沿平行于所述磁隙方向测定的所述磁电阻元件的长度，Lg为所述磁隙的长度，Lt为所述强磁性体的厚度，Lw为所述强磁性体在所述导线延伸方向上的长度，Ly为所述磁束通过所述强磁性体内的距离。
14.根据权利要求12所述的磁存储元件，其特征在于所述强磁性体构成磁轭，将所述第1导线、所述第2导线或所述第3导线配置在所述磁轭内。
15.根据权利要求12所述的磁存储元件，其特征在于以与选自所述第1导线、所述第2导线和所述第3导线中的至少一个相连接的方式配置所述强磁性体。
16.根据权利要求15所述的磁存储元件，其特征在于以与所述第3导线的侧面相连接的方式配置所述强磁性体。
17.根据权利要求11所述的磁存储元件，其特征在于配置在所述第1导线与所述第2导线之间的绝缘体包含强磁性绝缘体。
18.一种权利要求7、10或11所述的磁存储元件的驱动方法，其特征在于利用从所述第1导线发生的磁束和从所述第2导线发生的磁束，使所述磁电阻元件的电阻值产生变化，针对所述第2导线的电流脉冲施加时间，比针对所述第1导线的电流脉冲施加时间长。
19.一种权利要求5所述的磁存储元件的制造方法，其特征在于包含如下步骤在绝缘体中形成将所述导线的延伸方向设为长向的深度为D1的凹部的步骤；沿所述凹部的表面、形成使其在所述凹部侧面上的厚度为Tf的强磁性体的步骤；和在所述凹部内的所述强磁性体的表面形成厚度为Tn的所述导线的步骤，其中，D1、Tf和Tn设定成满足以下关系式，Tf≤0.33D1、Tn≥D1-1.5Tf。
20.根据权利要求19所述的磁存储元件的制造方法，其特征在于还包含将所述强磁性体在所述导线延伸方向上的长度限制为L1的步骤，其中，将所述凹部在短向上的宽度设为W1，将L1设定为满足以下关系式，L1≤5(W1+2D1)。
21.一种权利要求5所述的磁存储元件的制造方法，其特征在于包含如下步骤在绝缘体上形成厚度为Tn的所述导线的步骤；和沿所述导线的表面、形成使其在所述导线侧面上的厚度为Tf的强磁性体的步骤，其中，设定Tf和Tn为满足以下关系式，Tf≤Tn。
22.根据权利要求21所述的磁存储元件的制造方法，其特征在于还包含在形成所述强磁性体后、将所述导线和所述强磁性体的合计宽度限制为W22的步骤，其中，将所述导线宽度设为W2，则设定W22为满足以下关系式，(W2+2Tf)≤W22≤1.2(W2+2Tf)。
23.根据权利要求21所述的磁存储元件的制造方法，其特征在于还包含将所述导线延伸方向上的所述强磁性体长度限制为L1的步骤，其中，设所述导线宽度为W2，则设定L1为满足以下关系式，L1≤5(W2+2(Tn+Tf))。
24.一种排列多个磁电阻元件的存储器阵列，其特征在于所述多个磁电阻元件包含权利要求1、8或11所述的磁电阻元件。
25.一种存储器阵列，其特征在于包含配置成矩阵状的多个磁电阻元件、和用于使所述多个磁电阻元件的电阻值变化的多个导线，所述多个导线沿规定方向延伸，在所述多个导线之间，还包含以沿所述规定方向延伸的方式配置的接地导线组。
26.根据权利要求25所述的存储器阵列，其特征在于还包含将所述多个导线作为沿第1方向伸长的第1导线组、用于使所述多个磁电阻元件的电阻值变化的第2导线组，配置所述第1导线组的面与配置所述第2导线组的面夹持配置所述多个磁电阻元件的面，所述第2导线组沿第2方向伸长，在构成所述第2导线组的导线之间，还包含以沿所述第2方向伸长的方式配置的接地导线组。
27.一种存储器阵列，其特征在于包含配置成矩阵状的多个磁电阻元件、和用于使所述多个磁电阻元件的电阻值变化的多个导线，构成所述多个导线的至少一部分导线具有向所述多个磁电阻元件构成的面凸起的凸部。
28.根据权利要求27所述的存储器阵列，其特征在于还包含将所述多个导线作为第1导线组、用于使所述多个磁电阻元件的电阻值变化的第2导线组，配置所述第1导线组的面与配置所述第2导线组的面夹持配置所述多个磁电阻元件的面，构成所述第2导线组的至少一部分导线具有向所述多个磁电阻元件构成的面凸起的凸部。
全文摘要
本发明提供一种磁存储元件，包含磁电阻元件、用于发生使所述该元件的电阻值变化的磁束的导线、和该磁束通过的至少一个强磁性体，强磁性体形成磁隙，在该磁隙，磁束通过上述元件，并且以下关系式a)～c)成立。a)M1≤2Lg，b)Lw/Ly≤5和Ly/Lt≥5的至少之一，c)Ly≤1.0μm。其中，M1为沿平行于磁隙方向测定的元件的长度，Lg为磁隙的长度，Lt为强磁性体的厚度，Lw为强磁性体在导线延伸方向上的长度，Ly为磁束通过强磁性体内的距离。本发明还提供一种与该元件一样、有助于存储器高容量化的另外的元件等。
文档编号H01L21/8246GK1488176SQ02803917
公开日2004年4月7日 申请日期2002年1月18日 优先权日2001年1月19日
发明者松川望, 平本雅祥, 小田川明弘, 里见三男, 杉田康成, 成, 明弘, 男, 祥 申请人:松下电器产业株式会社