专利名称：闪存器件的制造方法
技术领域：
本发明涉及一种闪存器件的制造方法，更具体地涉及一种能够在相邻栅极 图案之间的层间绝缘薄膜中防止空隙生成的闪存器件的制造方法。
背景技术：
如图1A所示，通过热氧化等方法在半导体衬底11之上和/或上方形成第 一栅极绝缘薄膜13。随后在第一栅极绝缘薄膜13之上和/或上方顺序形成第一 多晶硅薄膜15、第二栅极绝缘薄膜17以及第二多晶硅薄膜19。第二栅极绝缘 薄膜17具有ONO (氧化物薄膜/氮化物薄膜/氧化物薄膜)结构。
第二多晶硅薄膜19、第二栅绝缘薄膜17、第一多晶硅薄膜15以及第一栅 绝缘薄膜13随后可以使用光刻胶图案等通过光刻工艺形成栅极图案。此时， 作为栅极图案，第一多晶硅薄膜15对应于标绘栅(plotting gate)以及第二多 晶硅薄膜19对应于控制栅。
如图IB所示，可以通过顺序沉积具有约为150到250A的厚度的氧化物 薄膜形成第二栅极绝缘薄膜17，通过执行沉积工艺在半导体衬底11之上和/ 或上方形成具有约为150到250A的厚度的氮化物薄膜以及形成具有约为500 到700A的厚度的氧化物薄膜。因此，ONO结构可以覆盖包括第一栅极绝缘 薄膜13、第一多晶硅薄膜15、第二栅极绝缘薄膜17以及第二多晶硅薄膜19 的栅极图案。随后，可以通过反应性离子蚀刻顺序回刻氧化物薄膜、氮化物薄 膜以及氧化物薄膜在栅极图案的侧墙上形成第一间隔垫21、第二间隔垫23以 及第三间隔垫25。
另外，可以使用栅极图案和第一间隔垫21、第二间隔垫23以及第三间隔 垫25作为掩模执行离子注入工艺来将离子注入杂质注入到半导体衬底11上，
从而形成杂质区27。第一间隔垫21、第二间隔垫23以及第三间隔垫25可以 起分离栅极图案两侧的杂质区27的作用，从而使得他们不重叠。
接下来，可以通过CVD (化学气相沉积)等沉积BPSG (硼磷硅玻璃)、 USG (未掺杂的硅酸盐玻璃)、PSG (硅酸磷玻璃)、BSG (硼磷硅玻璃) 或FSG (掺氟的矽酸盐玻璃)来覆盖栅极图案，从而在半导体衬底11之上和/ 或上方形成前金属介质(PMD)薄膜29。
然而，上述的结构在栅极图案的侧墙上形成的第一、第二和第三间隔垫在 相邻栅极图案之间具有较窄的空间这一点上是不利的。从而，当形成金属前介 质薄膜时在栅极图案之间产生空隙。
发明内容
本发明实施方式涉及一种能够在相邻栅极图案之间的层间绝缘薄膜中防 止空隙生成的闪存器件的制造方法。
本发明的实施方式涉及一种在形成金属前介质时，能够在相邻栅极图案之 间的层间绝缘薄膜中防止空隙生成的闪存器件的制造方法。
本发明的实施方式涉及一种闪存器件的制造方法，至少包含以下步骤之
一在半导体衬底上形成一对栅极图案，每一个栅极图案具有含有栅极绝缘薄 膜、标绘栅、第二栅极绝缘薄膜以及控制栅的多层结构；在每一个栅极图案的 侧墙上都形成第一间隔垫和第二间隔垫；使用栅极图案、第一间隔垫以及第二 间隔垫作为掩模通过将离子杂质注入到预定区域而形成杂质区；移除第一间隔 垫和第二间隔垫其中之一；以及随后在含有栅极图案以及留有第一间隔垫或第 二间隔垫的半导体衬底上形成金属前介质薄膜。
本发明的实施方式涉及一种闪存器件的制造方法，至少包含以下步骤之 一在半导体衬底上方形成第一栅极绝缘薄膜；在含有第一栅极绝缘薄膜的衬 底上方顺序形成第一多晶硅薄膜、第二栅极绝缘薄膜以及第二多晶硅薄膜；在 半导体衬底上方并且抵靠第一栅极绝缘薄膜、第一多晶硅薄膜、第二栅极绝缘 薄膜和第二多晶硅薄膜的侧墙上形成第一间隔垫；在第一间隔垫上方形成第二 间隔垫；使用第一间隔垫和第二间隔垫作为掩模通过将离子注入将杂质注入到 预定区域形成杂质区；移除第二间隔垫；以及随后在半导体衬底上形成金属前 介质薄膜。
本发明的实施方式涉及一种闪存器件的制造方法，至少包含以下步骤之 一在半导体衬底上形成多个栅极图案；在半导体衬底上方且贴着每个栅极图 案的侧墙形成第一间隔垫，并且在该第一间隔垫上方形成第二间隔垫；在半导 体衬底中以及相邻栅极图案之间形成杂质区；移除所述第二间隔垫；以及随后 在含有栅极图案和第一间隔垫的半导体衬底上方形成金属前介质薄膜。
实施例图1A到1B示出了闪存器件的制造方法；
实施例图2A到2C示出了根据本发明的实施方式的闪存器件的制造方法。
具体实施例方式
如图2A所示，根据本发明的实施方式的闪存器件的制造方法包括在半导 体衬底31之上和/或上方形成第一栅极绝缘薄膜33。使用热氧化等方法形成第 一栅极绝缘薄膜33。执行沉积工艺在第一栅极绝缘薄膜33之上和/或上方顺序 形成第一多晶硅薄膜35、第二栅极绝缘薄膜37以及第二多晶硅薄膜39。
接下来，可以在半导体衬底31的整个表面之上和/或上方涂覆光刻胶材料， 并且随后执行曝光和显影工艺来形成用于形成栅极的具有任意图案的光刻胶 图案。使用光刻胶图案作为蚀刻掩模执行诸如蚀刻工艺的构图工艺以顺序移除 部分第二多晶硅薄膜39、第二栅极绝缘薄膜37、第一多晶硅薄膜35以及第一 栅极绝缘薄膜33，从而完成具有包含第一栅极绝缘薄膜33、标绘栅35、第二 栅极绝缘薄膜37以及控制栅39的多层结构的栅极图案。
第一多晶硅薄膜35对应于栅极图案结构的标绘栅，第二多晶硅薄膜39 对应于栅极图案结构的控制栅。第二栅极绝缘薄膜37具有ONO (氧化物薄膜 /氮化物薄膜/氧化物薄膜)结构。另外，第一栅极绝缘薄膜33可用作沟道氧化 薄膜。
如图2B所示，随后执行顺序沉积工艺在栅极图案之上和/或上方顺序沉积 氧化物薄膜和氮化物薄膜来提供含有第一栅极绝缘薄膜33、标绘栅35、第二 栅极绝缘薄膜37以及控制栅39的多层结构。氧化物薄膜的厚度约为150到 250A以及氮化物薄膜的厚度约为500到1000A。
使用反应性离子蚀刻(RIE)等执行顺序回刻工艺来移除部分氧化物薄膜和氮化物薄膜以暴露半导体衬底31的最上表面。从而，在栅极图案的侧墙上
形成第一间隔垫41和第二间隔垫43。具体地，在第一间隔垫41之上和/或上 方形成第二间隔垫43。
随后使用栅极图案以及第一间隔垫41和第二间隔垫43作为掩模执行离子 注入工艺通过将杂质注入到半导体31的预定区域形成杂质区45。第一间隔垫 41和第二间隔垫43用于防止杂质注入到半导体^"底31中，从而使得栅极图 案两侧的杂质区45分离而不重叠。
如图2C所示，随后在150到200°C之间的温度范围，使用磷酸(H3P04) 的湿法蚀刻工艺，通过选择性蚀约10到20分钟可移除第二间隔垫43。执行 蚀刻工艺以将栅极图案之间的距离扩展第二间隔垫43的两倍厚度。
可选地使用化学下游(CD)干刻工艺在以下条件下移除第二间隔垫43， 所述条件为在常温下、50到1000W的微波功率、10到1000帕斯卡(pascal) 的气压、02 (氧气)以50到500 sccm的流速、CF4 (甲垸)气体以100到500 sccm的流速以及N2气以10到100sccm的流速，约10到100秒。
然后，执行诸如化学气相沉积(CVD)等的沉积工艺来使用半导体衬底 31之上和/或上方沉积的BPSG、 USG、 PSG、 BSG以及FSG中的至少一种完 全覆盖栅极图案，从而形成金属前介质(PMD)薄膜47。
此时，根据本发明的实施方式，在形成金属前介质薄膜47时，在栅极图 案之间不产生空隙，因为通过上面提到的蚀刻工艺，通过移除第二间隔垫，扩 展了栅极图案之间的空间。即是说，由于空隙产生是由栅极图案的密度引起， 因此可以防止栅极图案之间的空隙产生。
根据本发明的实施方式，在栅极图案的侧墙上形成第一间隔垫41和第二 间隔垫43，随后使用栅极图案执行离子注入工艺，然后移除第二间隔垫43来 扩展栅极图案之间的空间。因此，在后续工艺中形成完全覆盖栅极图案的较厚 的金属前介质薄膜47时，可防止栅极图案之间的空隙产生。
从以上的描述很明显，根据本发明的实施方式，闪存器件的制造方法使用 间隔垫执行离子注入工艺，然后移除部分间隔垫以扩张栅极图案之间的空间， 随后形成金属前介质薄膜。从而，能够有效防止栅极图案之间的空隙产生，因 此，提高了闪存器件产品的可靠性。
虽然在此描述了本发明的实施方式，但应当理解对于本领域的技术人员可
以设计将落入所公开的本发明的精神和范围内的各种其他改进和实施方式。更 具体地，在所公开的本发明、附图和所附权利要求书范围内可以对主题的组合 部件和/或设备进行各种变型和改进。对于本领域的技术人员来说除部件和/或 设置的变型和改进外，显然还可使用替代实施例。
权利要求
1.一种方法，包括在半导体衬底上形成一对栅极图案，每一个栅极图案具有含有栅极绝缘薄膜、标绘栅、第二栅极绝缘薄膜以及控制栅的多层结构；在每一个栅极图案的侧墙上都形成第一间隔垫和第二间隔垫；使用所述栅极图案、第一间隔垫以及第二间隔垫作为掩模通过将离子杂质注入到预定区域形成杂质区；移除所述第一间隔垫和第二间隔垫其中之一；在含有所述栅极图案以及留有所述第一间隔垫或第二间隔垫的半导体衬底上形成金属前介质。
2. 根据权利要求1所述的方法，其特征在于，所述第一间隔垫包含氧化 薄膜。
3. 根据权利要求2所述的方法，其特征在于，所述氧化薄膜具有约150 到250A的厚度。
4. 根据权利要求1所述的方法，其特征在于，所述第二间隔垫包含氮化 物薄膜。
5. 根据权利要求4所述的方法，其特征在于，所述氮化薄膜具有约500 到1000A的厚度。
6. 根据权利要求1所述的方法，其特征在于，移除所述第一间隔垫和第 二间隔垫的至少其中之一的步骤，只移除所述第二间隔垫。
7. 根据权利要求6所述的方法，其特征在于，使用湿法蚀刻工艺移除所 述第二间隔垫。
8. 根据权利要求7所述的方法，其特征在于，所述湿法蚀刻工艺使用磷 酸(H3P04)。
9. 根据权利要求8所述的方法，其特征在于，所述湿法蚀刻工艺在150 到200°C之间的温度范围执行约10到20分钟。
10. 根据权利要求6所述的方法，其特征在于，所以干刻工艺移除所述第 二间隔垫。
11. 根据权利要求IO所述的方法，其特征在于，所述干刻工艺包含化学下游干刻工艺。
12. 根据权利要求11所述的方法，其特征在于，所述化学下游干刻工艺在常温、50到1000W的微波功率、10到1000帕斯卡的气压、02以50到500 sccm的流速、CF4气体以100到500 sccm的流速以及化气以10到100 sccm 的流速的条件下，执行约10到100秒。
13. —种方法，包括 在半导体衬底上形成第一栅极绝缘薄膜；在含有所述第一栅极绝缘薄膜的衬底上顺序形成第一多晶硅薄膜、第二栅 极绝缘薄膜以及第二多晶硅薄膜；在半导体衬底上方并且抵靠所述第一栅极绝缘薄膜、第一多晶硅薄膜、第 二栅极绝缘薄膜以及第二多晶硅薄膜形成第一间隔垫；在所述第一间隔垫上方形成第二间隔垫；使用所述第一间隔垫和第二间隔垫作为掩模通过将离子注入将杂质注入 到预定区域形成杂质区；移除所述第二间隔垫；以及 在所述半导体衬底上形成金属前介质。
14. 根据权利要求13所述的方法，其特征在于，使用热氧化方法形成所 述第一栅极绝缘薄膜。
15. 根据权利要求13所述的方法，其特征在于，所述第一多晶硅薄膜对 应于栅极图案结构的标绘栅，所述第二多晶硅薄膜对应于栅极图案结构的控制 栅。
16. 根据权利要求13所述的方法，其特征在于，所述第二栅极绝缘薄膜 具有ONO结构。
17. 根据权利要求13所述的方法，其特征在于，所述第一栅极绝缘薄膜 包含沟道氧化物薄膜。
18. —种方法，包括 在半导体衬底上形成多个栅极图案；在半导体衬底上方并且抵靠每一个栅极图案的侧墙形成第一间隔垫，并在所述第一间隔垫上方形成第二间隔垫；在半导体衬底中以及相邻栅极图案之间形成杂质区；移除所述第二间隔垫；以及随后在含有栅极图案和第一间隔垫的半导体衬底上方形成金属前介质薄膜。
19. 根据权利要求18所述的方法，其特征在于，每一个栅极图案包含第一栅极绝缘薄膜、在所述第一栅极绝缘薄膜上方形成的标绘栅、在所述标绘栅 上方形成的第二栅极绝缘薄膜以及在第二栅极绝缘薄膜上方形成的控制栅。
20. 根据权利要求18所述的方法，其特征在于，移除所述第二间隔垫包 含在常温、50到1000W的微波功率、10到1000帕斯卡的气压、02以50到 500 sccm的流速、CF4气体以100到500 sccm的流速以及N2气以10到100 sccm 的流速的条件下，执行约10到100秒。
全文摘要
本发明公开了一种闪存器件的制造方法，该方法包括在半导体衬底上方形成多个栅极图案；在所述半导体衬底上方并且抵靠每一个栅极图案形成第一间隔垫以及在该第一间隔垫上方形成第二间隔垫；在半导体衬底中以及各个栅极图案之间形成杂质区；移除所述第二间隔垫；以及随后在含有栅极图案和第一间隔垫的半导体衬底上方形成金属前介质薄膜。可移除所述第二间隔垫以扩张栅极图案之间的空间从而防止栅极图案之间的空隙产生。
文档编号H01L21/8247GK101207090SQ20071030184
公开日2008年6月25日 申请日期2007年12月18日 优先权日2006年12月21日
发明者张郑烈, 黄祥逸 申请人:东部高科股份有限公司