氮化镓半导体器件的制备方法与流程

本发明涉及半导体工艺领域，尤其涉及一种氮化镓半导体器件的制备方法。

背景技术：

由于氮化镓具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点，从而可以采用氮化镓制作半导体材料，而得到氮化镓半导体器件。

现有技术中，氮化镓半导体器件的制备方法为：在氮化镓外延基底的表面上形成氮化硅层，在氮化硅层上刻蚀出源极接触孔和漏极接触孔，源极接触孔和漏极接触孔内沉积金属，从而形成源极和漏极；再刻蚀氮化硅层以及氮化镓外延基底中的氮化铝镓层，形成一个凹槽，在凹槽中依次沉积金属层，从而形成栅极。

然而现有技术中，漏极进行高压的时候，漏极的动态导通电阻会增大，进而产生电流崩塌的现象，从而会损坏氮化镓半导体器件，降低氮化镓半导体器件的可靠性。

技术实现要素：

本发明提供一种氮化镓半导体器件的制备方法，用以解决现有技术中漏极进行高压的时候，漏极的动态导通电阻会增大，进而产生电流崩塌的现象，从而会损坏氮化镓半导体器件，降低氮化镓半导体器件的可靠性的问题。

本发明提供一种氮化镓半导体器件的制备方法，包括：

在氮化镓外延基底的表面上沉积二氧化硅，形成二氧化硅层，其中，所述氮化镓外延基底包括由下而上依次设置的硅衬底层、缓冲层、氮化镓层和氮化铝镓层；

对所述二氧化硅层进行干法刻蚀，形成沉积孔；

在所述沉积孔内沉积p型氮化镓层之后，去除所述二氧化硅层；

在整个器件表面沉积氮化硅，形成氮化硅层，其中，所述氮化硅层覆盖住所述p型氮化镓层；

对所述氮化硅层进行干法刻蚀，形成相对设置的源极接触孔和第一漏极接触孔，并在所述p型氮化镓层的上方形成第二漏极接触孔，其中，所述p型氮化镓层位于所述源极接触孔和所述第一漏极接触孔之间，所述第二漏极接触孔的高度与所述p型氮化镓层的高度之和等于所述第一漏极接触孔的高度；

在所述源极接触孔、所述第一漏极接触孔、所述第二漏极接触孔内，沉积第一金属层；

对所述源极接触孔和所述第二漏极接触孔之间的氮化硅层、氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔的底部与所述氮化铝镓层的底部具有预设距离；

在所述栅极接触孔内，沉积第二金属层。

如上所述的方法中，所述第二漏极接触孔的高度小于所述p型氮化镓层的高度。

如上所述的方法中，在所述对所述氮化硅层进行干法刻蚀，形成相对设置的源极接触孔和第一漏极接触孔，并在所述p型氮化镓层的上方形成第二漏极接触孔之后，还包括：

依次采用稀释后的氢氟酸溶液、过氧化氢与氢氧化氨的混合溶液、过氧化氢与氯化氢的混合溶液，对整个器件的表面进行表面处理，以去除整个器件的表面上的杂质物。

如上所述的方法中，所述在所述源极接触孔、所述第一漏极接触孔、所述第二漏极接触孔内，沉积第一金属层，包括：

在整个器件的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属层；

对所述第一金属层进行光刻和刻蚀，以去除所述氮化硅层上方的第一金属层，并在所述源极接触孔、所述第一漏极接触孔内和外边缘、所述第二漏极接触孔内和外边缘形成第一金属层；

其中，所述第一钛金属层的厚度为200埃，所述铝金属层的厚度为1200 埃，所述第二钛金属层的厚度为200埃，所述氮化钛层的厚度为200埃。

如上所述的方法中，在所述源极接触孔、所述第一漏极接触孔、所述第二漏极接触孔内，沉积第一金属层之后，还包括：

在氮气气体的氛围下，在840摄氏度的环境下对整个器件进行30秒的高温退火处理，以通过相互接触的刻蚀后的第一金属层与所述氮化铝镓层进行反应之后形成合金，以降低刻蚀后的第一金属层与所述氮化铝镓层的接触电阻。

如上所述的方法中，所述预设距离为所述氮化铝镓层的厚度的一半。

如上所述的方法中，在所述对所述源极接触孔和所述第二漏极接触孔之间的氮化硅层、氮化铝镓层进行干法刻蚀，形成栅极接触孔之后，还包括：

采用盐酸溶液清洗所述栅极接触孔，以去除所述栅极接触孔内的杂质物。

如上所述的方法中，所述在所述栅极接触孔内，沉积第二金属层，包括：

在整个器件的表面上，依次沉积镍金属层、金金属层；

对所述镍金属层、金金属层进行光刻和刻蚀，以在所述栅极接触孔内沉积第二金属层。

本发明通过在氮化镓外延基底的表面上沉积二氧化硅，形成二氧化硅层，其中，氮化镓外延基底包括由下而上依次设置的硅衬底层、缓冲层、氮化镓层和氮化铝镓层；对二氧化硅层进行干法刻蚀，形成沉积孔；在沉积孔内沉积p型氮化镓层之后，去除二氧化硅层；在整个器件表面沉积氮化硅，形成氮化硅层，其中，氮化硅层覆盖住p型氮化镓层；对氮化硅层进行干法刻蚀，形成相对设置的源极接触孔和第一漏极接触孔，并在p型氮化镓层的上方形成第二漏极接触孔，其中，p型氮化镓层位于源极接触孔和第一漏极接触孔之间，第二漏极接触孔的高度与p型氮化镓层的高度之和等于第一漏极接触孔的高度；在源极接触孔、第一漏极接触孔、第二漏极接触孔内，沉积第一金属层；对源极接触孔和第二漏极接触孔之间的氮化硅层、氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，栅极接触孔的底部与氮化铝镓层的底部具有预设距离；在栅极接触孔内，沉积第二金属层。从而p型氮化镓层中的空穴会与电子进行复合，从而消除电子，进而防止在漏极进行高压的时候进而产生电流崩塌的现象，防止出现的电流崩塌的现象会损坏氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。

附图说明

图1为本发明实施例一提供的氮化镓半导体器件的制备方法的流程示意图；

图2为实施例一的步骤101执行过程中氮化镓半导体器件的剖面示意图；

图3为实施例一的步骤102执行过程中氮化镓半导体器件的剖面示意图；

图4为实施例一的步骤103执行过程中氮化镓半导体器件的第一剖面示意图；

图5为实施例一的步骤103执行过程中氮化镓半导体器件的第二剖面示意图；

图6为实施例一的步骤104执行过程中氮化镓半导体器件的剖面示意图；

图7为实施例一的步骤105执行过程中氮化镓半导体器件的剖面示意图；

图8为实施例一的步骤106执行过程中氮化镓半导体器件的剖面示意图；

图9为实施例一的步骤107执行过程中氮化镓半导体器件的剖面示意图；

图10为实施例一的步骤108执行过程中氮化镓半导体器件的剖面示意图；

图11为本发明实施例二提供的氮化镓半导体器件的制备方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获 得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例一提供的氮化镓半导体器件的制备方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，如图1所示，方法包括：

步骤101、在氮化镓外延基底的表面上沉积二氧化硅，形成二氧化硅层，其中，氮化镓外延基底包括由下而上依次设置的硅衬底层、缓冲层、氮化镓层和氮化铝镓层。

在本实施例中，具体的，图2为实施例一的步骤101执行过程中氮化镓半导体器件的剖面示意图，图2所示，氮化镓外延基底用标号11表示，硅衬底层用标号12表示，缓冲层用标号13表示，氮化镓层用标号14表示，氮化铝镓层用标号15表示，二氧化硅层用标号16表示。

氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。

氮化镓外延基底11由硅(si)衬底层12、缓冲层13、氮化镓(gan)层14和氮化铝镓(algan)层15构成，其中，硅衬底层12、缓冲层13、氮化镓层14和氮化铝镓层15由下而上依次设置。缓冲层12为氮化铝与氮化镓的复合层。

可以采用等离子体增强化学气相电积方法，在氮化镓外延基底中的氮化铝镓层15的表面上沉积一层二氧化硅，从而形成二氧化硅层16。

步骤102、对二氧化硅层进行干法刻蚀，形成沉积孔。

在本实施例中，具体的，图3为实施例一的步骤102执行过程中氮化镓半导体器件的剖面示意图，图3所示，沉积孔用标号17表示。

采用干法刻蚀的方法，对二氧化硅层16进行刻蚀，形成沉积孔17。

步骤103、在沉积孔内沉积p型氮化镓层之后，去除二氧化硅层。

在本实施例中，具体的，图4为实施例一的步骤103执行过程中氮化镓半导体器件的第一剖面示意图，图5为实施例一的步骤103执行过程中氮化镓半导体器件的第二剖面示意图，图4和图5所示，p型氮化镓层用标号18表示。

在整个器件的表面沉积一层p型氮化镓，然后去除二氧化硅层16上的p型氮化镓，只在沉积孔17内保留p型氮化镓，如图4所示，从而在沉积孔17内形成p型氮化镓层18。然后将二氧化硅层16全部刻蚀掉，如图5所示，只在氮化铝镓层15上保留了如沉积孔17形状的p型氮化镓层18。

步骤104、在整个器件表面沉积氮化硅，形成氮化硅层，其中，氮化硅层覆盖住p型氮化镓层。

在本实施例中，具体的，图6为实施例一的步骤104执行过程中氮化镓半导体器件的剖面示意图，图6所示，氮化硅层用标号19表示。

可以采用等离子体增强化学气相电积方法，在反应炉中通入硅烷(sih4)气体、氧气(o2)、一氧化氮(no)气体的混合气体，或者通入硅烷气体、氧气、二氧化碳(co2)气体的混合气体，从而混合气体进行反应之后生成氮化硅(si3n4)气体，进而在整个器件的表面上沉积一层氮化硅，从而形成氮化硅层19。其中，氮化硅层19覆盖住p型氮化镓层18，氮化硅层19的厚度大于p型氮化镓层18的厚度。

步骤105、对氮化硅层进行干法刻蚀，形成相对设置的源极接触孔和第一漏极接触孔，并在p型氮化镓层的上方形成第二漏极接触孔，其中，p型氮化镓层位于源极接触孔和第一漏极接触孔之间，第二漏极接触孔的高度与p型氮化镓层的高度之和等于第一漏极接触孔的高度。

在本实施例中，具体的，图7为实施例一的步骤105执行过程中氮化镓半导体器件的剖面示意图，图7所示，源极接触孔用标号20表示，第一漏极接触孔用标号21表示，第二漏极接触孔用标号22表示。

采用干法刻蚀的方法，对氮化硅层19进行刻蚀，形成相对设置的源极接触孔20和第一漏极接触孔21；并将p型氮化镓层18上方的氮化硅层19刻蚀掉，从而形成第二漏极接触孔22。可知，p型氮化镓层18位于源极接触孔20和第一漏极接触孔21之间，由于p型氮化镓层18上方的氮化硅层19刻蚀掉，从而可以看得到p型氮化镓层18的上表面，第二漏极接触孔22的高度与p型氮化镓层18的高度之和等于第一漏极接触孔21的高度。

步骤106、在源极接触孔、第一漏极接触孔、第二漏极接触孔内，沉积第一金属层。

在本实施例中，具体的，图8为实施例一的步骤106执行过程中氮化镓 半导体器件的剖面示意图，图8所示，第一金属层用标号23表示。

可以采用磁控溅射镀膜工艺，在源极接触孔20、第一漏极接触孔21内和外边缘、以及第二漏极接触孔22内和外边缘，沉积第一金属层23，同时第一漏极接触孔21外边缘的第一金属层23与第二漏极接触孔22外边缘的第一金属层23是连接的。源极接触孔20上的第一金属层23构成了器件的源极，第一漏极接触孔21上的第一金属层23、以及p型氮化镓层18与p型氮化镓层18上的第一金属层23共同构成了器件的漏极。

步骤107、对源极接触孔和第二漏极接触孔之间的氮化硅层、氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，栅极接触孔的底部与氮化铝镓层的底部具有预设距离。

在本实施例中，具体的，图9为实施例一的步骤107执行过程中氮化镓半导体器件的剖面示意图，图9所示，栅极接触孔用标号24表示。

采用干法刻蚀的方法，对源极接触孔20和第二漏极接触孔22之间的氮化硅层19、以及部分的氮化铝镓层15进行干法刻蚀，进而在器件上形成一个栅极接触孔24。其中，栅极接触孔24完全的穿透了氮化硅层19，并穿过部分的氮化铝镓层15，使得栅极接触孔24的底部与氮化铝镓层15的底部具有预设距离。

步骤108、在栅极接触孔内，沉积第二金属层。

在本实施例中，具体的，图10为实施例一的步骤108执行过程中氮化镓半导体器件的剖面示意图，图10所示，第二金属层用标号25表示。

可以采用磁控溅射镀膜工艺，在栅极接触孔24和栅极接触孔24的外边缘上沉积第二金属层25，从而第二金属层25构成了器件的栅极。

本发明通过在氮化镓外延基底的表面上沉积二氧化硅层；对二氧化硅层进行干法刻蚀，形成沉积孔；在沉积孔内沉积p型氮化镓层之后，完全的去除二氧化硅层；在整个器件表面沉积氮化硅层；对氮化硅层进行干法刻蚀，形成相对设置的源极接触孔和第一漏极接触孔，并在p型氮化镓层的上方形成第二漏极接触孔；在源极接触孔、第一漏极接触孔、第二漏极接触孔内，沉积第一金属层；对源极接触孔和第二漏极接触孔之间的氮化硅层、氮化铝镓层进行干法刻蚀，形成栅极接触孔；在栅极接触孔内，沉积第二金属层。从而在漏极形成了p型氮化镓层，p型氮化镓层中的空穴会与电子进行复合， 从而消除电子，进而防止在漏极进行高压的时候进而产生电流崩塌的现象，防止出现的电流崩塌的现象会损坏氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。

图11为本发明实施例二提供的氮化镓半导体器件的制备方法的流程示意图，在上述实施例的基础上，为了对本实施例中的方法进行清楚系统的描述，如图11所示，在步骤105之后，方法还包括：

步骤201、依次采用稀释后的氢氟酸溶液、过氧化氢与氢氧化氨的混合溶液、过氧化氢与氯化氢的混合溶液，对整个器件的表面进行表面处理，以去除整个器件的表面上的杂质物。

在本实施例中，具体的，在对氮化硅层19进行干法刻蚀之后，器件的表面会存在杂质、颗粒等杂质物，从而需要将杂质物从整个器件上去除。可以先采用dhf+sc1+sc2的方法，去除器件上的杂质物，具体来说，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。

步骤106的具体实施方式，包括：

步骤1061、在整个器件的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属层；其中，第一钛金属层的厚度为200埃，铝金属层的厚度为1200埃，第二钛金属层的厚度为200埃，氮化钛层的厚度为200埃。

在本实施例中，具体的，采用磁控溅射镀膜工艺，在整个器件的表面，首先沉积一层钛(ti)金属，从而形成第一钛金属层，第一钛金属层的厚度为200埃；然后再沉积一层铝(al)金属，形成铝金属层，铝金属层的厚度为1200埃；再沉积一层钛金属，形成第二钛金属层，第二钛金属层的厚度为200埃；最后再沉积一层氮化钛(tin)，形成氮化钛层，氮化钛层的厚度为200埃；从而四层金属层构成了第一金属层23。

步骤1062、对第一金属层进行光刻和刻蚀，以去除氮化硅层上方的第一金属层，并在源极接触孔、第一漏极接触孔内和外边缘、第二漏极接触孔内和外边缘形成第一金属层。

在本实施例中，具体的，对第一金属层23进行光刻和刻蚀，从而去除掉 此时保留的氮化硅层19的上方的第一金属层23，从而在源极接触孔20、第一漏极接触孔21内和外边缘、以及第二漏极接触孔22内和外边缘形成第一金属层23，第一漏极接触孔21外边缘的第一金属层23与第二漏极接触孔22外边缘的第一金属层23是连接的。

在步骤106之后，方法还包括：

步骤202、在氮气气体的氛围下，在840摄氏度的环境下对整个器件进行30秒的高温退火处理，以通过相互接触的刻蚀后的第一金属层与氮化铝镓层进行反应之后形成合金，以降低刻蚀后的第一金属层与氮化铝镓层的接触电阻。

在本实施例中，具体的，形成第一金属层23之后，利用氮气气体作为保护气体，在840摄氏度的环境下对整个器件进行30秒的高温退火处理的时候，第一钛金属层、铝金属层、第二钛金属层以及氮化钛层会发生反应，从而形成合金，并且第一金属层23中的钛会与氮化铝镓层15中的氮发生反应，生成合金，进而降低第一金属层23与氮化铝镓层15的接触电阻。

在步骤107之后，方法还包括：

步骤203、采用盐酸溶液清洗栅极接触孔，以去除栅极接触孔内的杂质物。

在本实施例中，具体的，对源极接触孔20和第二漏极接触孔22之间氮化硅层19、以及部分的氮化铝镓层15进行干法刻蚀，在器件上形成一个栅极接触孔24之后，栅极接触孔24内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔24，将栅极接触孔24内的杂质物去除掉。

本实施例通过在对氮化硅层进行干法刻蚀之后，采用dhf+sc1+sc2的方法去除器件上的杂质物；并形成栅极接触孔之后，采用盐酸溶液将栅极接触孔内的杂质物去除掉。从而可以有效的保证了器件的表面以及栅极接触孔内的清洁，进而保证了氮化镓半导体器件的性能；形成第一金属层之后，利对整个器件进行高温退火处理，可以降低第一金属层与氮化铝镓层的接触电阻；同时，在漏极形成了p型氮化镓层，p型氮化镓层中的空穴会与电子进行复合，从而消除电子，进而防止在漏极进行高压的时候进而产生电流崩塌的现象，防止出现的电流崩塌的现象会损坏氮化镓半导体器件，增强了氮化 镓半导体器件的可靠性。

进一步的，在上述实施例的基础上，第二漏极接触孔的高度小于p型氮化镓层的高度。预设距离为氮化铝镓层的厚度的一半。

步骤108的具体实施方式，包括：在整个器件的表面上，依次沉积镍金属层、金金属层；对镍金属层、金金属层进行光刻和刻蚀，以在栅极接触孔内沉积第二金属层。

在本实施例方式中，具体的，在步骤105中形成的第二漏极接触孔22的高度小于p型氮化镓层18的高度。步骤107中，栅极接触孔24的底部与氮化铝镓层15的底部之间的预设距离，为氮化铝镓层15的厚度的一半。在步骤108中，采用磁控溅射镀膜工艺，在整个器件的表面上依次沉积一层镍(ni)金属层、一层金(au)金属层，然后对镍金属层、金金属层进行涂胶、曝光和显影的光刻程序，然后进行刻蚀，只保留栅极接触孔24内的第二金属层25，从而第二金属层25构成整个器件的栅极。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。