集成电路封装体的制作方法

本实用新型涉及半导体技术领域，特别涉及半导体技术领域中的集成电路封装体及其制造方法。

背景技术：

在现有的集成电路封装体中，对于使用封装基板进行的两面模块封装，通常使用锡球(Solder Ball)、导电柱、柱状凸起(Stud Bump)及堆叠凸起(Stacked Bump)等形成外部引脚或内部引脚而与封装基板电连接，并作为集成电路封装体的对外信号传输端。但是，上述引脚结构在应用于时存在以下缺陷：

首先，在进行回焊(reflow)结合期间，垫高的锡球或凸起容易发生脱落或塌陷的现象，从而造成集成电路封装体中存在缺球或球高不一致等问题，因此，使用锡球的集成电路封装体在生产过程中存在合格率及产品稳定性偏低的缺陷。

其次，当欲封装的芯片是高功率芯片，例如功率放大器芯片时，此类集成电路封装体在使用过程中容易产生大量的热量，而以锡球为代表的上述引脚与封装基板的接触面积小，不能提供良好的散热，容易造成高功率芯片因过热而烧毁。而且，由于热量的不断累积，封装基板也容易出现热变形(Warpage)的现象。

因此，业内亟需对现有的此类集成电路封装体及其制造方法进行改进，以解决现有技术所存在的问题。

技术实现要素：

本实用新型的目的之一在于提供一集成电路封装体，其可解决现有技术存在的锡球脱落或塌陷、封装基板热变形等技术问题。

本实用新型的一实施例提供一集成电路封装体。该集成电路封装体包括：封装基板，具有第一表面及第二表面，其中该第二表面上设有若干内部引脚；第一芯片，设置于该封装基板的该第一表面上；第一绝缘壳体，遮蔽该封装基板的该第一表面及该第一芯片；第二芯片，设置于该封装基板的该第二表面上，其中该第一芯片与该第二芯片分别经配置以与该若干内部引脚中的相应者电连接；导线框架，设置于该封装基板的该第二表面上，且经配置以与该若干内部引脚中各者电连接；以及第二绝缘壳体，至少遮蔽该封装基板的该第二表面、该第二芯片、及该导线框架。

根据本实用新型的另一实施例，该导线框架包括具有容置该第二芯片的容置空间的芯片容置座，及经配置以环绕排列于该芯片容置座的周围的数个引脚。该若干内部引脚是通过在该第二表面上刷锡膏而形成且与该导线框架实现电连接。该集成电路封装体可进一步包括设置于该封装基板的该第一表面上的贴装元件。该集成电路封装体还可进一步包括屏蔽金属层，其经配置以遮蔽该第一绝缘壳体的上表面及侧壁、该封装基板的侧壁以及该第二绝缘壳体的侧壁。该屏蔽金属层是通过表面涂镀工艺或表面溅镀工艺形成。该第一芯片及该第二芯片为高功率芯片。

本发明的一实施例还提供一种集成电路封装体的制造方法，该制造方法包括：提供封装基板，该封装基板具有第一表面及第二表面；在该第二表面上形成若干内部引脚；将第一芯片设置于该封装基板的该第一表面上，其中该第一芯片经配置以与该若干内部引脚中的相应者电连接；注塑以形成遮蔽该封装基板的该第一表面及该第一芯片的第一绝缘壳体；将第二芯片设置于该封装基板的该第二表面上，其中该第二芯片经配置以与该若干内部引脚中的相应者电连接；将导线框架设置于该封装基板的该第二表面上，其中该导线框架经预注塑处理且经配置以与该若干内部引脚中各者电连接；以及注塑以形成遮蔽该封装基板的该第二表面、该第二芯片、及该导线框架的第二绝缘壳体。该预注塑处理包括注塑流程、刨刀挖制及模具压印成型。

本实用新型实施例提供的集成电路封装体，利用导线框架及若干内部引脚取代如锡球、导电柱、柱状凸起及凸起堆叠等传统结构，有效地避免了现有技术中存在的锡球脱落或塌陷、封装基板热变形等技术问题，特别适用于高功率芯片的封装领域，提高了产品的品质、可靠性及合格率。

附图说明

图1所示是根据本实用新型一实施例的集成电路封装体的纵向剖面示意图

图2-8所示是根据本实用新型一实施例的集成电路封装体制造方法的制程示意图

具体实施方式

为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。

图1是根据本实用新型的一个实施例的集成电路封装体10的纵向剖面示意图。

如图1所示，根据本实用新型一个实施例的集成电路封装体10包括封装基板11、第一芯片13、第一绝缘壳体14、第二芯片15、导线框架16以及第二绝缘壳体17。其中，封装基板11具有第一表面110及第二表面111，且第二表面111上设有若干内部引脚12。第一芯片13及第二芯片15可为高功率芯片，其中第一芯片13设置于封装基板11的第一表面110上，而第二芯片15设置于封装基板11的第二表面111上，且第一芯片13与第二芯片15分别经配置以与若干内部引脚12中的相应者电连接。第一绝缘壳体14遮蔽封装基板11的第一表面110及第一芯片13。导线框架16设置于封装基板11的第二表面111上，且经配置以与若干内部引脚12中各者电连接。第二绝缘壳体17至少遮蔽封装基板11的第二表面111、第二芯片15、及导线框架16。

进一步的，集成电路封装体10的导线框架16包括芯片容置座18以及数个引脚19。其中，芯片容置座18具有第一表面181及第二表面182，第一表面181经配置以形成用以容置第二芯片15的容置空间183(图中除容置第二芯片15外还为第二绝缘壳体17的注塑材料所填充，可另外参见图6)，而数个引脚19经配置以环绕排列于芯片容置座18的周围。

在本实施例中，集成电路封装体10的若干内部引脚12可经印刷锡膏形成。

如图1所示，在本实施例中，集成电路封装体10还可进一步包括贴装元件21。贴装元件21设置于封装基板11的第一表面110上，且同样被第一绝缘壳体14遮蔽。

此外，在本实施例中，集成电路封装体10可进一步包括屏蔽金属层22以进一步提高抗电磁干扰性能。屏蔽金属层22可通过表面涂镀工艺或表面溅镀工艺形成，遮蔽第一绝缘壳体14的上表面、侧壁、封装基板11的侧壁及第二绝缘壳体17的侧壁。

本实施例在集成电路封装体10中使用导线框架16和若干内部引脚12代替锡球、导电柱等传统引脚结构可获得诸多优点：首先，导线框架16及若干内部引脚12取代传统的引脚结构可有效避免垫高的锡球或凸起在回焊结合期间发生脱落或坍塌的现象，提升了产品的合格率及稳定性。其次，导线框架16的芯片容置座18不仅为第二芯片15提供了容置空间183，还提供了较大的散热面积。因而即使第二芯片15是高功率芯片，也可避免在工作状态下因散热不佳而导致其过热烧毁，同时使封装基板11避免因不断积累的热量而可能出现的热变形现象。再者，导线框架16的尺寸以及其引脚19的位置可以针对集成电路封装体10的尺寸和内部引脚12的位置来设计，因而设计弹性大。相应的，导线框架16可以适用于多种不同尺寸及结构的集成电路封装体10，尤其适用于在封装基板11上进行两面模块封装的工艺。

图2-图8是根据本实用新型一实施例的集成电路封装体制造方法的制程示意图，该集成电路封装体制造方法可制造图1所示的集成电路封装体10。

图2所示是待封装的封装基板阵列20的纵向剖面示意图。该待封装的封装基板阵列20包含若干个待封装的封装单元30，每一封装单元30对应封装后的一集成电路封装体10。因版面局限，图2仅示出两个待封装的封装单元30，图3-8类似。每一封装单元30包括封装基板11，其具有第一表面110及第二表面111。通过打线等封装手段将第一芯片13及贴装元件21设置在封装基板11的第一表面110上，从而使第一芯片13及贴装元件21经配置而可与封装基板11电连接。

接着，如图3所示，注塑形成遮蔽封装基板11的第一表面110、第一芯片13及贴装元件21等的第一绝缘壳体14，从而基本实现封装基板11的第一表面110侧的模块封装。以上封装处理均是本领域公知常识，故此处不赘述。

在封装基板11的第二表面111上依照内部引脚12的设计要求印刷锡膏，以在第二表面111上形成如图4所示的若干内部引脚12。

如图5所示，在封装基板11的第二表面111上设置第二芯片15。如本领域技术人员所能理解的，此处可采用常见的倒装贴片方式，故不赘述。

如图6所述，在形成内部引脚12且将第二芯片15安装至封装基板11的第二表面111上后，便可将预注塑的导线框架16固定到封装基板11的第二表面111上。预注塑的导线框架16可先后经过常规的注塑流程、刨刀挖制及模具压印成型形成，此处不赘述。该导线框架16包括芯片容置座18以及数个引脚19，预注塑处理可使导线框架16的离散的芯片容置座18和引脚19固定在一起。芯片容置座18具有第一表面181及第二表面182，第一表面181经配置以形成用以容置第二芯片15的容置空间183，而数个引脚19经配置以环绕排列于芯片容置座18的周围。可采用回焊方式将导线框架16的引脚19与封装基板11的第二表面111上对应内部引脚12的锡膏焊接在一起，由此，第一芯片13、贴装元件21及第二芯片15可分别与若干内部引脚12中的相应者电连接，进而可通过该若干内部引脚12经导线框架16的引脚19与外部电路相连接。

如图7所示，类似的，在封装基板11的第二表面111上的电气组件配置完成后可注塑以形成遮蔽封装基板11的第二表面111、第二芯片15及导线框架16等的第二绝缘壳体17，从而保护封装基板11的第二表面111上封装的电气元件及连接配置。对本领域技术人员而言，以上处理均是本领域公知常识，故此处不赘述。

接着与常规操作类似，如图8所示，对封装基板阵列20进行切割以分离各封装单元30。在本实施例中，为实现更好的屏蔽效果，可采用表面涂镀工艺或表面溅镀工艺形成屏蔽金属层22，这需要切割后的每一封装单元30中的具有接地配置的内部引脚12外露于第二绝缘壳体17侧壁。屏蔽金属层22遮蔽第一绝缘壳体14的上表面及侧壁、封装基板11的侧壁以及第二绝缘壳体17的侧壁，进而得到若干如图1所示的集成电路封装体10。

上述根据本实用新型一实施例的集成电路封装体制造方法的制程不需要使用半切等特殊制程，避免了反复加工带来的高成本，并且容易与形成屏蔽金属层的制程相结合，从而实现对电磁干扰的屏蔽。

本实用新型的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求书所涵盖。