可变电阻存储器件的制作方法

本发明构思的示例性实施方式涉及可变电阻存储器件，并且更具体地涉及制造该可变电阻存储器件的方法。

背景技术：

可变电阻存储器件可以包括包含硫族化物材料的选择器件。当电压被施加于包括处在非晶态的硫族化物材料的选择器件时，选择器件的电子结构可以被改变。因此，选择器件的电性质也可以从非传导状态改变为传导状态。当施加的电压被移除时，选择器件的电性质可以恢复到初始的非传导状态。

技术实现要素：

本发明构思的示例性实施方式提供一种包括选择器件的可变电阻存储器件，该选择器件包含其中掺杂硼(b)和碳(c)中的至少一种的硫族化物材料。因此，该选择器件的结晶温度可以升高，该选择器件的耐久性可以增加，并且通过该选择器件的截止电流可以减小。

本发明构思的示例性实施方式提供一种制造具有选择器件的可变电阻存储器件的方法，该选择器件包括其中掺杂硼和碳中的至少一种的硫族化物材料。因此，该选择器件的结晶温度可以升高，该选择器件的耐久性可以增加，并且通过该选择器件的截止电流可以减小。

根据本发明构思的一示例性实施方式，一种可变电阻存储器件包括第一电极层和在第一电极层上的选择器件层。选择器件层包括通过将硼和碳中的至少一种掺杂进硫族化物开关材料中所获得的第一硫族化物材料。第二电极层在选择器件层上。可变电阻层在第二电极层之上。可变电阻层包括含有至少一种与硫族化物开关材料不同的元素的第二硫族化物材料。第三电极层在可变电阻层上。

根据本发明构思的一示例性实施方式，一种可变电阻存储器件包括在第一方向上延伸的第一电极线层。第一电极线层包括彼此间隔开的多条第一电极线。第二电极线层在第一电极线层之上。第二电极线层在不同于第一方向的第二方向上延伸。第二电极线层包括彼此间隔开的多条第二电极线。第三电极线层在第二电极线层之上。第三电极线层包括多条第三电极线。第一存储单元层在第一电极线层与第二电极线层之间。第一存储单元层包括布置在第一电极线与第二电极线之间的交叉点处的多个第一存储单元。第二存储单元层在第二电极线层与第三电极线层之间。第二存储单元层包括布置在第三电极线与第二电极线之间的交叉点处的多个第二存储单元。多个第一存储单元的每一个和多个第二存储单元的每一个包括选择器件层，电极层和可变电阻层。选择器件层包括通过将硼和碳中的至少一种掺杂进硫族化物开关材料中所获得的第一硫族化物材料。可变电阻层包括具有与硫族化物开关材料中包括的元素不同的至少一种元素的第二硫族化物材料。

根据本发明构思的一示例性实施方式，一种可变电阻存储器件包括第一电极层和在第一电极层上的选择器件层。选择器件层包括通过将硼和碳中的至少一种掺杂进硫族化物开关材料中所获得的第一硫族化物材料。第一硫族化物材料具有第一熔点。第二电极层在选择器件层上。可变电阻层在第二电极层上。可变电阻层包括包含至少一种与硫族化物开关材料不同的元素的第二硫族化物材料。第二硫族化物材料具有低于第一熔点的第二熔点。第三电极层在可变电阻层上。

根据本发明构思的一示例性实施方式，一种制造可变电阻存储器件的方法包括形成第一电极层和在第一电极层上形成选择器件层。选择器件层包括通过将硼和碳中选出的至少一种掺杂进硫族化物开关材料中所获得的第一硫族化物材料。第二电极层形成在选择器件层上。可变电阻层形成在第二电极层上。可变电阻层包括包含至少一种与硫族化物开关材料不同的元素的第二硫族化物材料。第三电极层形成在可变电阻层上。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的上述和其它特征将变得更加明显，在附图中：

图1是根据本发明构思一示例性实施方式的可变电阻存储器件的等效电路图；

图2是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图；

图3是沿图2的线x-x'和y-y'截取的剖面图；

图4是在根据本发明构思一示例性实施方式的可变电阻存储器件的可变电阻层上进行的设置和复位编程操作的曲线图；

图5是根据本发明构思一示例性实施方式，当电压被施加到存储单元时，可变电阻层的离子扩散路径的示意图；

图6是示出根据本发明构思一示例性实施方式的选择器件层的电压-电流(v-i)曲线的示意图；

图7至10是根据本发明构思的示例性实施方式的可变电阻存储器件的剖面图，其对应于图3的剖面图；

图11是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图；

图12是沿图11的线2x-2x'和2y-2y'截取的剖面图；

图13是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图；

图14是沿图13的线3x-3x'和3y-3y'截取的剖面图；

图15是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图；

图16是沿图15的线4x-4x'截取的剖面图；

图17至19是示出根据本发明构思一示例性实施方式的制造图2的可变电阻存储器件的方法的剖面图；以及

图20是根据本发明构思一示例性实施方式的存储器件的框图。

具体实施方式

图1是根据本发明构思一示例性实施方式的可变电阻存储器件的等效电路图。

参照图1，可变电阻存储器件100可以包括字线wl1和wl2，其可以在第一方向(例如x方向)上延伸并且可以在垂直于第一方向的第二方向(例如y方向)上彼此间隔开。可变电阻存储器件100可以包括位线bl1、bl2、bl3和bl4，其可以在第三方向(例如z方向)上与字线wl1和wl2间隔开并且可以在第二方向上延伸。

存储单元mc可以分别位于位线bl1、bl2、bl3和bl4与字线wl1和wl2之间。存储单元mc可以位于位线bl1、bl2、bl3和bl4与字线wl1和wl2之间的交叉点处，并且每一个存储单元mc可以包括配置为存储信息的可变电阻层me和配置为选择存储单元的选择器件层sw。选择器件层sw可以被称为开关器件层或存取器件层。

每一个存储单元mc可以具有基本相同的结构并且可以布置在第三方向上。例如，位于字线wl1与位线bl1之间的存储单元mc中，选择器件层sw可以电连接到字线wl1，可变电阻层me可以电连接到位线bl1，并且可变电阻层me和选择器件层sw可以串联连接。

然而，本发明构思的示例性实施方式不限于此。例如，在存储单元mc中，选择器件层sw和可变电阻层me的位置可以互换。例如，在存储单元mc中，可变电阻层me可以连接到字线wl1，选择器件层sw可以连接到位线bl1。

以下将更详细地描述驱动可变电阻存储器件100的方法。电压可以通过字线wl1和wl2和位线bl1、bl2、bl3和bl4被施加到存储单元mc的可变电阻层me，使得电流可以流进可变电阻层me中。例如，可变电阻层me可以包括可以在第一状态与第二状态之间可逆转换的相变材料层。然而，本发明构思的示例性实施方式不限于此，可变电阻层me可以包括其电阻根据施加的电压而变化的任意可变电阻器。例如，在选中的存储单元mc中，可变电阻层me的电阻可以根据施加于可变电阻层me的电压在第一状态与第二状态之间可逆转换。

诸如“0”或“1”的数字信息可以取决于可变电阻层me电阻的变化而被存储在存储单元mc中。数字信息可以从存储单元mc中擦除。例如，高电阻态“0”和低电阻态“1”可以作为数据被写入存储单元mc中。将高电阻态“0”改变为低电阻态“1”的操作可以被称为“设置操作”，将低电阻态“1”改变为高电阻态“0”的操作可以被称为“复位操作”。然而，根据本发明构思的示例性实施方式的存储单元mc不限于上述数据信息(例如高电阻态“0”和低电阻态“1”)，并且可以存储各种各样的其它电阻状态。

期望的存储单元mc可以通过选择字线wl1和wl2中的一条和位线bl1、bl2、bl3和bl4中的一条而被寻址。存储单元mc可以通过在字线wl1和wl2与位线bl1、bl2、bl3和bl4之间施加预定信号被编程。对应于存储单元mc的可变电阻层me的电阻的信息(例如编程的信息)可以通过测量经过位线bl1、bl2、bl3和bl4的电流被读取。

图2是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图。图3是沿图2的线x-x'和y-y'截取的剖面图。

参照图2和3，可变电阻存储器件100可以包括设置在衬底101上的第一电极线层110l、第二电极线层120l和存储单元层mcl。

层间绝缘层105可以设置在衬底101上。层间绝缘层105可以包括氧化物(例如硅氧化物)或氮化物(例如硅氮化物)，并且可以使第一电极线层110l与衬底101电绝缘。在根据本发明构思一示例性实施方式的可变电阻存储器件100中，层间绝缘层105可以设置在衬底101上，但本发明构思的示例性实施方式不限于此。例如，在根据本发明构思一示例性实施方式的可变电阻存储器件100中，ic层可以设置在衬底101上，存储单元可以设置在ic层上。ic层可以包括例如用于存储单元的运行的外围电路和/或用于计算的核心电路。供参考地，在其中包括外围电路和/或核心电路的ic层设置在衬底上且存储单元设置在ic层上的结构可以被称为外围电路上单元(cop)结构。

第一电极线层110l可以包括可以在第一方向(例如x方向)上彼此平行延伸的多条第一电极线110。第二电极线层120l可以包括可以在交叉第一方向的第二方向(例如y方向)上彼此平行延伸的多条第二电极线120。第一方向可以与第二方向以直角相交。

以下将更详细地描述可变电阻存储器件100的运行。第一电极线110可以是字线(参见例如图1中所示的字线wl)，第二电极线120可以是位线(参见例如图1中所示的位线bl)。替换地，第一电极线110可以是位线，第二电极线120可以是字线。

第一电极线110和第二电极线120的每一条可以包括金属、导电金属氮化物、导电金属氧化物或其组合。第一电极线110和第二电极线120的每一条可以包括钨(w)、钨氮化物(wn)、金(au)、银(ag)、铜(cu)、铝(al)、钛铝氮化物(tialn)、铱(ir)、铂(pt)、钯(pd)、钌(ru)、锆(zr)、铑(rh)、镍(ni)、钴(co)、铬(cr)、锡(sn)、锌(zn)、铟锡氧化物(ito)、其合金、或其组合。第一电极线110和第二电极线120的每一条可以包括金属层和覆盖至少一部分金属层的导电阻挡层。导电阻挡层可以包括例如钛(ti)、钛氮化物(tin)、钽(ta)、钽氮化物(tan)或其组合。

存储单元层mcl可以包括可以在第一方向和第二方向上彼此间隔开的多个存储单元140(参见例如图1中所示的存储单元mc)。第一电极线110可以交叉第二电极线120。存储单元140可以放置在第一电极线层110l与第二电极线层120l之间在第一电极线110与第二电极线120的交叉点处。

存储单元140可以具有正方柱形结构。然而，本发明构思的示例性实施方式不限于此，存储单元140不限于正方形柱结构。例如，存储单元140可以具有诸如圆柱形结构、椭圆柱结构或多边形柱结构的各种其它柱结构。存储单元140可以具有比上部分宽的下部分或者具有比下部分宽的上部分。例如，当存储单元140通过使用蚀刻工艺形成时，存储单元140可以具有比上部分宽的下部分。当存储单元140通过使用镶嵌工艺形成时，存储单元140可以具有比下部分宽的上部分。在蚀刻过程或镶嵌过程中，材料层可以通过精确控制蚀刻操作被蚀刻，以使存储单元140的侧表面基本竖直并且使存储单元140的上部分与存储单元140的下部分几乎一样宽。图2和3示出其中存储单元140的侧表面是基本竖直的情况，以下将更详细地描述其中存储单元140的侧表面是基本竖直的本发明构思的示例性实施方式。然而，本发明构思的示例性实施方式不限于此，存储单元140可以具有比上部分宽的下部分或者具有比下部分宽的上部分。

每一个存储单元140可以包括下电极层141、选择器件层143、中间电极层145、加热电极层147、可变电阻层149和上电极层148。下电极层141可以被称为第一电极层，中间电极层145和加热电极层147可以被称为第二电极层，上电极层148可以被称为第三电极层。

在本发明构思的一些示例性实施方式中，可变电阻层149(参见例如图1中所示的可变电阻层me)可以包括可以根据加热时间在非晶态与晶态之间可逆转换的相变材料。例如，可变电阻层149的相可以由于施加到可变电阻层149两端的电压而产生的焦耳热被可逆地改变，并且可变电阻层149可以包括其电阻可以根据相变化而改变的相变材料。例如，相变材料可以在非晶相中处于高电阻态，在晶相中处于低电阻态。通过定义高电阻态为“0”和定义低电阻态为“1”，数据可以被存储在可变电阻层149中。

在本发明构思的一些示例性实施方式中，可变电阻层149可以包括用作相变材料的硫族化物材料。例如，可变电阻层149可以包括锗-锑-碲(ge-sb-te,缩写为gst)。这里所使用的带有联字符(-)的化学成分可以表示具体混合物或化合物中包括的元素，并且可以指包括被表示的元素的所有化学式。例如，gst可以指诸如ge2sb2te5、ge2sb2te7、ge1sb2te4或ge1sb4te7的材料。

除了ge-sb-te(gst)，可变电阻层149可以包括各种其它硫族化物材料。例如，可变电阻层149可以包括是从硅(si)、锗(ge)、锑(sb)、碲(te)、铋(bi)、铟(in)、锡(sn)和硒(se)中选出的至少两种元素或其组合的硫族化物材料。

可变电阻层149中包括的每种元素可以具有各种化学计量成分。根据每种元素的化学计量成分可以控制可变电阻层149的结晶温度和熔点、可变电阻层149与结晶能相关的相变速率、和可变电阻层149的数据保持。在本发明构思一示例性实施方式中，可变电阻层149中包括的硫族化物材料的熔点可以在从约500℃到约800℃的范围内。

可变电阻层149可以包括诸如硼(b)、碳(c)、氮(n)、氧(o)、磷(p)和硫(s)中至少一种的杂质。可变电阻存储器件100的驱动电流可以由于杂质而变化。可变电阻层149可以包括金属。例如，可变电阻层149可以包括铝(al)、镓(ga)、锌(zn)、钛(ti)、铬(cr)、锰(mn)、铁(fe)、钴(co)、镍(ni)、钼(mo)、钌(ru)、钯(pd)、铪(hf)、钽(ta)、铱(ir)、铂(pt)、锆(zr)、铊(tl)、和钋(po)中的至少一种。上述金属可以增加可变电阻层149的导电率和导热率，从而增大结晶速率和设置速率。上述金属可以增加可变电阻层149的数据保持。

可变电阻层149可以具有通过堆叠至少两个具有不同物理性质的层而形成的多层结构。可变电阻层149中包括的多个层的数量和厚度可以按需选择。阻挡层可以形成在多个层之间。阻挡层可以减少或防止多个层之间的材料扩散。阻挡层可以在多个层中的后续层的形成期间减少多个层中的在先层的扩散。

可变电阻层149可以具有通过交替堆叠包含不同材料的多个层形成的超晶格结构。例如，可变电阻层149可以包括通过交替堆叠包括锗-碲(ge-te)的第一层和包括锑-碲(sb-te)的第二层形成的结构。然而，第一层和第二层中包括的材料不限于ge-te和sb-te，而是可以按需包括各种材料，诸如一种或更多种上述材料。

根据本发明构思一示例性实施方式，可变电阻层149可以包括相变材料，然而，本发明构思的示例性实施方式不限于此。可变电阻存储器件100中包括的可变电阻层149可以包括具有电阻变化特性的各种材料。

在本发明构思的一些示例性实施方式中，当可变电阻层149包括过渡金属氧化物时，可变电阻存储器件100可以是电阻式ram(reram)。至少一条电通路可以由于编程操作而在包括过渡金属氧化物的可变电阻层149中产生或消除。当产生电通路时，可变电阻层149可以具有低电阻值。当消除电通路时，可变电阻层149可以具有高电阻值。可变电阻存储器件100可以通过利用可变电阻层149的电阻差来存储数据。

当可变电阻层149包括过渡金属氧化物时，该过渡金属氧化物可以包括诸如ta、zr、ti、hf、mn、y、ni、co、zn、nb、cu、fe或cr的至少一种金属。例如，过渡金属氧化物可以包括含有ta2o5-x、zro2-x、tio2-x、hfo2-x、mno2-x、y2o3-x、nio1-y、nb2o5-x、cuo1-y和fe2o3-x中至少一种的单层或多层结构。在上述材料中，x可以在0≤x≤1.5的范围中选择，y可以在0≤y≤0.5的范围中选择，但本发明构思的示例性实施方式不限于此。

在本发明构思的一些示例性实施方式中，当可变电阻层149具有包括两个含磁性材料的电极和设置在所述两个电极之间的介电材料的磁性隧道结(mtj)结构时，可变电阻存储器件100可以是磁性ram(mram)。

所述两个电极可以是被钉扎磁性层和自由磁性层，并且设置在所述两个电极之间的介电材料可以是隧道势垒层。被钉扎磁性层可以具有被钉扎的磁化方向，而自由磁性层可以具有可以平行于或反平行于被钉扎磁性层的磁化方向的可变的磁化方向。被钉扎磁性层和自由磁性层的磁化方向可以平行于隧道势垒层的一个表面，但本发明构思的示例性实施方式不限于此。被钉扎磁性层和自由磁性层的磁化方向可以垂直于隧道势垒层的一个表面。

当自由磁性层的磁化方向平行于被钉扎磁性层的磁化方向时，可变电阻层149可以具有第一电阻值。当自由磁性层的磁化方向反平行于被钉扎磁性层的磁化方向时，可变电阻层149可以具有第二电阻值。可变电阻存储器件100可以通过利用第一和第二电阻值之间的差值来存储数据。自由磁性层的磁化方向可以由于编程电流中电子的自旋转矩而改变。

被钉扎磁性层和自由磁性层的每一个可以包括磁性材料。被钉扎磁性层可以包括能够钉扎包括在被钉扎磁性层中的铁磁材料的磁化方向的反铁磁材料。隧道势垒层可以包括任一种氧化物诸如镁(mg)、钛(ti)、铝(al)、镁锌(mgzn)或镁硼(mgb)的氧化物，但本发明构思的示例性实施方式不限于此。

选择器件层143(参见例如图1中所示的选择器件层sw)可以是能够调节电流流动的电流调节层。选择器件层143可以包括其电阻可以根据施加到选择器件层143两端的电压大小而改变的材料层。例如，选择器件层143可以包括双向阀值开关(ots)材料。以下将更详细地描述包括ots材料的选择器件层的功能。当低于阀值电压vt的电压被施加到选择器件层143时，选择器件层143可以保持其中电流几乎不流动的高电阻态。当高于阀值电压vt的电压被施加到选择器件层143时，选择器件层143可以进入低电阻态以使电流可以开始流动。当流过选择器件层143的电流小于保持电流时，选择器件层143可以改变至高电阻态。

选择器件层143可以包括是ots材料的硫族化物开关材料。在本发明构思一示例性实施方式中，硫族化物开关材料可以包括砷(as)并且可以还包括硅(si)、锗(ge)、锑(sb)、碲(te)、硒(se)、铟(in)和锡(sn)中的至少两种元素。硫族化物开关材料可以包括硒(se)并且可以还包括硅(si)、锗(ge)、锑(sb)、碲(te)、砷(as)、铟(in)和锡(sn)中的至少两种元素。

一般而言，硫族元素可以具有二价键合和存在孤对电子的特性。硫族元素的二价键合可以导致链和环结构的形成以形成硫族化物材料，并且孤对电子可以为形成导电丝提供电子源。例如，如铝(al)、镓(ga)、铟(in)、锗(ge)、锡(sn)、硅(si)、磷(p)、砷(as)和锑(sb)的三价或四价改性剂可以被包括在硫族元素的链和环结构中并且决定硫族化物材料的结构刚度。硫族化物材料可以取决于结晶度或其它结构再分布能力被归类为开关材料或相变材料。以下将参照图6更详细地描述选择器件层143。

加热电极层147可以位于在中间电极层145与可变电阻层149之间并且可以接触可变电阻层149。加热电极层147可以在设置操作或复位操作期间加热可变电阻层149。加热电极层147可以包括能够产生足够的热量来改变可变电阻层149的相的导电材料。加热电极层147可以包括碳基导电材料。在本发明构思的一些示例性实施方式中，加热电极层147可以包括具有高熔点的金属或其氮化物，如tin、tisin、tialn、tasin、taaln、tan、wsi、wn、tiw、mon、nbn、tibn、zrsin、wsin、wbn、zraln、moaln、tial、tion、tialon、won、taon、碳(c)、硅碳化物(sic)、硅碳氮化物(sicn)，碳氮化物(cn)、钛碳氮化物(ticn)、钽碳氮化物(tacn)或其组合。加热电极层147中包括的材料不限于上述材料。

下电极层141、中间电极层145和上电极层148可以是电流通路并且可以包括导电材料。例如，下电极层141、中间电极层145和上电极层148的每一个可以包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，下电极层141、中间电极层145和上电极层148的每一个可以包括碳(c)、钛氮化物(tin)、钛硅氮化物(tisin)、钛碳氮化物(ticn)、钛碳硅氮化物(ticsin)、钛铝氮化物(tialn)、钽(ta)、钽氮化物(tan)、钨(w)和钨氮化物(wn)中的至少一种，但本发明构思的示例性实施方式不限于此。

下电极层141和上电极层148可以选择性地形成。例如，下电极层141和上电极层148可以被省略。下电极层141可以位于第一电极线110与选择器件层143之间以及上电极层148可以位于第二电极线120与可变电阻层149之间，这可以防止由于选择器件层143和可变电阻层149与第一和第二电极线110和120直接接触所致的污染的产生或接触故障。

中间电极层145可以减少或防止热量从加热电极层147到选择器件层143的传输。选择器件层143可以包括处于非晶态的硫族化物开关材料。然而，随着可变电阻存储器件100的尺寸减小，可变电阻层149、选择器件层143、加热电极层147和中间电极层145的厚度和宽度以及其间的距离可以减小。因此，在可变电阻存储器件100的运行期间，当可变电阻层149的相由于加热电极层147所产生的热量而被改变时，与加热电极层147相邻设置的选择器件层143可以受产生的热量影响。例如，与选择器件层143相邻的加热电极层147所产生的热量可以使选择器件层143部分结晶。因此，选择器件层143可以被退化和损坏。

在根据本发明构思一示例性实施方式的可变电阻存储器件100中，中间电极层145可以是相对厚的，从而由加热电极层147所产生的热量不必被传输至选择器件层143。图2和图3示出其中中间电极层145具有与下电极层141或上电极层148的厚度相似的厚度的例子。然而，中间电极层145可以形成为比下电极141或上电极148更大的厚度，这可以减少或防止热量的传输。例如，中间电极层145可以具有约10nm至约100nm的厚度，但本发明构思的示例性实施方式不限于此。中间电极层145可以包括至少一个可以减少或防止热量传输的隔热层。当中间电极层145包括至少两个隔热层时，中间电极层145可以具有通过交替堆叠隔热层和电极材料层而形成的结构。

第一绝缘层160a可以位于第一电极线110之间，而第二绝缘层160b可以位于存储单元层mcl的存储单元140之间。第三绝缘层160c可以位于在第二电极线120之间。第一至第三绝缘层160a至160c可以包括相同的材料。替换地，第一至第三绝缘层160a至160c中至少一个可以包括与其余绝缘层不同的材料。第一至第三绝缘层160a至160c可以包括例如介电材料，诸如可以使每层的器件彼此电绝缘的氧化物或氮化物。可以形成气隙，代替第二绝缘层160b。当气隙形成时，具有预定厚度的绝缘衬垫可以形成在气隙与存储单元140之间。

图4是在根据本发明构思一示例性实施方式的可变电阻存储器件的可变电阻层上进行的设置和复位编程操作的曲线图。

参照图4，可变电阻层(参见例如图3中所示的可变电阻层149)中包括的相变材料可以在结晶温度tx和熔点tm之间的温度下被加热预定的时间并缓慢冷却。相变材料可以处于晶态。该晶态可以被称为其中存储数据“0”的“设置状态”。相比之下，当相变材料被加热至等于或高于熔点tm的温度并快速冷却时，相变材料可以处于非晶态。该非晶态可以被称为其中存储数据“1”的“复位状态”。相变材料的这些相变特性可以与上文更详细描述的相变特性基本相同。

因此，可以通过给可变电阻层149供应电流来存储数据，并且可以通过测量可变电阻层149的电阻值来读取数据。相变材料的加热温度可以与电流的量成比例，并且随着电流的量增大，获得高集成密度可以变得更加困难。因为转变为非晶态相比转变为晶态可以由于更大的电流而发生，所以可变电阻存储器件的功耗可以增加。因此，相变材料可以通过用相对小的电流来加热相变材料而被改变为晶态或非晶态，这样可以减少功耗。例如，可以减小用于转变为非晶态的电流(例如复位电流)，从而可以产生高集成密度。

减小复位电流的各种材料可以被包括在可变电阻层149中。在本发明构思一示例性实施方式中，包括硅(si)、锗(ge)、锑(sb)、碲(te)、铋(bi)、铟(in)、锡(sn)和硒(se)中至少两种的硫族化物材料可以被用作可变电阻层149中包括的相变材料。包括诸如硼(b)、碳(c)、氮(n)、氧(o)、磷(p)和硫(s)中至少一种的杂质的硫族化物材料可以被用作可变电阻层149中包括的相变材料。

图5是根据本发明构思一示例性实施方式，当电压被施加到存储单元时，可变电阻层的离子扩散路径的示意图。

参照图5，第一存储单元50a可以包括顺序堆叠的第一电极20a、可变电阻层30a和第二电极40a。第一电极20a可以包括能够产生足够热量来改变可变电阻层30a的相的导电材料。第一电极20a可以对应于参照图2和3描述的加热电极层147。在第一存储单元50a中，正电压可以被施加于第一电极20a，负电压可以被施加于第二电极40a。因此，如第一箭头c_a所指示的，电流可以从第一电极20a经可变电阻层30a流到第二电极40a。

热量可以由于电流流经第一电极20a而在第一电极20a中产生。因此，可变电阻层30a的与第一电极20a和可变电阻层30a之间的界面相邻的部分30a_p的相可以被改变。例如，在其中可变电阻层30a的部分30a_p从晶态(例如低电阻态)改变为非晶态(例如高电阻态)的“复位操作”期间，部分30a_p中的正离子和负离子可以由于施加的电压以各自不同的速率扩散。例如，在可变电阻层30a的部分30a_p中，正离子(例如锑离子(sb+))的扩散速率可以高于负离子(例如碲离子(te-))的扩散速率。因此，锑离子(sb+)可以相比碲离子(te-)以更大的数量向被施加负电压的第二电极40a扩散。锑离子(sb+)朝向第二电极40a扩散的速率可以高于碲离子(te-)朝向第一电极20a扩散的速率。

第二存储单元50b可以包括第一电极20b、可变电阻层30b和第二电极40b。负电压可以施加到第一电极20b，正电压可以施加到第二电极40b，以使电流可以如第二箭头c_b所指示的从第二电极40b经可变电阻层30b流至第一电极20b。

热量可以由于电流流经第一电极20b而在第一电极20b中产生。因此，可变电阻层30b的与第一电极20b和可变电阻层30b之间的界面相邻的部分30b_p的相可以被改变。在可变电阻层30b的部分30b_p中，锑离子(sb+)的扩散速率可以高于碲离子(te-)的扩散速率。锑离子(sb+)可以相比碲离子(te-)以更大的数量向被施加负电压的第一电极20b扩散。

因此，在第二存储单元50b中，锑离子(sb+)的浓度可以在第一电极20b与可变电阻层30b之间的界面附近处比在其它区域中更高，从而导致可变电阻层30b的浓度的局部变化。在第一存储单元50a中，碲离子(te-)的浓度可以在第一电极20a与可变电阻层30a之间的界面附近处比在其它区域中更高，从而导致可变电阻层30a的浓度的局部变化。

因此，可变电阻层30a和30b中离子或空穴的分布可以根据施加到可变电阻层30a和30b的电压大小、流经可变电阻层30a和30b的电流方向和可变电阻层30a和30b及第一电极20a和20b的几何形状而改变。由于可变电阻层30a和30b的浓度的局部变化，即使施加相同的电压，可变电阻层30a和30b的电阻也可以不同。因此，第一和第二存储单元50a和50b可以显示不同的操作特性，例如，不同的电阻。

在图5中，锑离子(sb+)和碲离子(te-)作为例子被描述以描述离子扩散路径，但本发明构思的示例性实施方式不限于此。例如，可变电阻层30a和30b可以包括包含硅(si)、锗(ge)、锑(sb)、碲(te)、铋(bi)、铟(in)、锡(sn)和硒(se)中至少两种或其组合的硫族化物材料。可变电阻层30a和30b可以包括诸如硼(b)、碳(c)、氮(n)、氧(o)、磷(p)和硫(s)中至少一种的杂质。因此，可变电阻层30a和30b中的离子扩散程度可以根据可变电阻层30a和30b中包括的材料的种类和组分以及杂质的种类和浓度而改变。结果，第一和第二存储单元50a和50b的操作特性的变化可以进一步增加。

因为根据本发明构思一示例性实施方式的可变电阻存储器件100包括包含硫族化物开关材料的选择器件层143，所以可以不执行用来形成晶体管或二极管的工艺。例如，在二极管形成后，可以执行用来激活二极管中包含的杂质的高温退火工艺。然而，包括相变材料的可变电阻层149在高温退火环境下可能被损坏或污染。然而，形成根据本发明构思一示例性实施方式的可变电阻存储器件100不必包括用来形成晶体管或二极管的工艺。因此，可以减少或防止可变电阻层149在用来形成晶体管或二极管的工艺期间可能出现的损坏或污染。因此，根据本发明构思一示例性实施方式的可变电阻存储器件100可以提高包括可变电阻存储器件100的半导体器件的可靠性。

一般而言，当晶体管或二极管形成时，晶体管或二极管可以形成在衬底中。可变电阻存储器件可以通过在垂直方向上堆叠多个层而形成。例如，可变电阻层149可能由于用来激活二极管的高温退火工艺而被损坏或污染。因此，在形成其中二极管位于可变电阻层149上的交叉点堆叠结构中可能发生错误。然而，根据本发明构思一示例性实施方式的可变电阻存储器件100可以使用包括硫族化物开关材料的选择器件层143代替二极管，从而可以形成具有增强的可靠性和增大的成品率的在其中多个层在垂直方向上堆叠的三维(3d)交叉点堆叠结构。因此，可以增大可变电阻存储器件100的集成密度。

图6是示出根据本发明构思一示例性实施方式的选择器件层的电压-电流(v-i)曲线的示意图。

参照图6，第一曲线61示出在其中无电流流过选择器件层(参见例如图3中所示的选择器件层143)的状态下的v-i关系。选择器件层143可以作为具有阀值电压vt的开关器件，该阀值电压vt具有第一电压电平63。当电压在0电压和0电流处缓慢增加时，电流可以几乎不流过选择器件层143直到电压达到阀值电压vt(例如第一电压电平63)。然而，当电压超过阀值电压vt时，流过选择器件层143的电流可以急剧增加，且施加于选择器件层143的电压可以降至饱和电压vs(例如第二电压电平64)。

第二曲线62示出在其中电流流过选择器件层143的状态下的v-i关系。随着流过选择器件层143的电流变得高于第一电流电平66，施加于选择器件层143的电压可以略高于第二电压电平64。例如，当流过选择器件层143的电流从第一电流水平66增大至第二电流水平67时，施加于选择器件层143的电压可以从第二电压电平64略微增大。就是说，一旦电流流过选择器件层143，施加于选择器件层143的电压就可以基本维持在饱和电压vs。如果电流减小至保持电流水平(例如第一电流电平66)或更小，选择器件层143就可以再次转换为电阻状态。因此，电流可以被基本阻挡直到电压增大至阀值电压vt。

选择器件层143可以包括硫族化物开关材料。当选择器件层143包括无掺杂的硫族化物开关材料时，该无掺杂的硫族化物开关材料的结晶温度可以太低而无法应用于制造存储器件的工艺。因此，在制造3d交叉点堆叠结构过程中可能发生错误。此外，由于大的截止电流流过硫族化物开关材料,可以同时操作相对小数量的存储器件。可变电阻存储器件的可靠性可以由于硫族化物开关材料相对差的耐久性而降低。因此，可以增大硫族化物开关材料的结晶温度和耐久性，并且可以减小流过硫族化物开关材料的截止电流，以使使用硫族化物开关材料的选择器件层143可以代替二极管而被用于3d交叉点堆叠结构。

根据本发明构思一示例性实施方式，轻元素可以被掺杂进硫族化物开关材料中。在本发明构思一示例性实施方式中，当硼和/或碳被掺杂进硫族化物开关材料中时，可以减少硫族化物开关材料中包括的载流子跳跃点(carrierhoppingsite)。因此，包括在其中掺杂进硼和/或碳的硫族化物开关材料的选择器件层143的电阻率可以增大，并且流过选择器件层143的截止电流可以减小。选择器件层143的密度可以增大，由电场所致的电子迁移可以减少，从而增加选择器件层143的耐久性。

当硼和/或碳被掺杂进硫族化物开关材料中时，可以减少硫族化物开关材料中原子核的产生和生长，从而增大硫族化物开关材料的结晶温度。因此，具有3d交叉点堆叠结构的可变电阻存储器件可以使用制造存储器件的典型工艺被制造。因此，可以减小制造成本。

在本发明构思的一些示例性实施方式中，硫族化物开关材料可以包括砷(as)并且可以还包括硅(si)、锗(ge)、锑(sb)、碲(te)、硒(se)、铟(in)和锡(sn)中的至少两种。替换地，硫族化物开关材料可以包括硒(se)并且可以还包括硅(si)、锗(ge)、锑(sb)、碲(te)、砷(as)、铟(in)和锡(sn)中的至少两种。

在本发明构思一示例性实施方式中，选择器件层143可以包括在其中硼和/或碳以从约0wt％到小于或等于约30wt％的含量被掺杂的硫族化物开关材料。氮(n)、氧(o)、磷(p)和硫(s)中的至少一种可以被进一步掺杂进包括在其中掺杂进硼和/或碳的硫族化物开关材料的选择器件层143中。

可以有选择地控制掺杂浓度以使其中掺杂进硼和/或碳的硫族化物开关材料的熔点在从约600℃到约900℃范围。可以有选择地控制掺杂浓度以使选择器件层143中包括的且掺杂有硼和/或碳的硫族化物开关材料的熔点高于可变电阻层(参见例如图3中示出的可变电阻层149)中包括的硫族化物材料的熔点。

以下将更详细地描述选择器件层143的热稳定性。例如，当硼和/或碳以从约5wt％到约30wt％的含量被掺杂进砷-硅-锗-碲(as-si-ge-te)基硫族化物开关材料中时，因为可以抑制原子核的产生和生长，所以掺杂的as-si-ge-te基硫族化物开关材料的结晶温度可以比无掺杂的as-si-ge-te基硫族化物开关材料的结晶温度高至少约50℃。

以下将更详细地描述选择器件层143的耐蚀刻性和耐化学性。例如，当硼和/或碳以从约5wt％到约30wt％的含量被掺杂进as-si-ge-te基硫族化物开关材料中时，选择器件层143的密度可以增大。因此，掺杂的as-si-ge-te基硫族化物开关材料的蚀刻速率可以比无掺杂的as-si-ge-te基硫族化物开关材料的蚀刻速率低至少约25％，并且掺杂的as-si-ge-te基硫族化物开关材料的化学损伤可以比无掺杂的as-si-ge-te基硫族化物开关材料的化学损伤小至少约20％。

以下将更详细地描述流过可变电阻存储器件的截止电流。例如，当硼和/或碳以从约5wt％到约30wt％的含量被掺杂进as-si-ge-te基硫族化物开关材料中时，可以减少as-si-ge-te基硫族化物开关材料中包括的载流子跳跃点。因此，选择器件层143的电阻率可以比as-si-ge-te基硫族化物开关材料不掺杂时高至少约25％。流过可变电阻存储器件的截止电流可以比as-si-ge-te基硫族化物开关材料不掺杂时低至少约25％。

以下将更详细地描述可变电阻存储器件的耐久性。例如，当硼和/或碳以从约5wt％到约30wt％的含量被掺杂进as-si-ge-te基硫族化物开关材料中时，可以增大选择器件层143的密度，从而可以抑制空穴的产生并且由电场所致的原子的迁移可以减缓。因此，可变电阻存储器件的耐久性可以比as-si-ge-te基硫族化物开关材料不掺杂时高至少约10倍。

以下将更详细地描述可变电阻存储器件的退化性能。例如，当硼和/或碳以从约5wt％到约30wt％的含量被掺杂进as-si-ge-te基硫族化物开关材料中时，可以增大选择器件层143的密度，从而可以抑制空穴的产生并且可以减缓由电场所致的原子的迁移。因此，可变电阻存储器件的退化性能可以比as-si-ge-te基硫族化物开关材料不掺杂时减小更多。

图7至10是根据本发明构思的示例性实施方式的可变电阻存储器件的剖面图，其对应于图3的剖面图。

图7是根据本发明构思一示例性实施方式的可变电阻存储器件100a的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图7，根据本发明构思一示例性实施方式的可变电阻存储器件100a可以与参照图3描述的可变电阻存储器件100不同之处在于：下电极层141和选择器件层143可以具有镶嵌结构。在根据本发明构思一示例性实施方式的可变电阻存储器件100a中，下电极层141和选择器件层143可以通过使用镶嵌工艺形成，而中间电极层145、加热电极层147、可变电阻层149和上电极层148可以通过使用蚀刻工艺形成。因此，下电极层141和选择器件层143的每一个的下端可以具有比下电极层141和选择器件层143的每一个的上端相对更小的宽度。

在根据本发明构思一示例性实施方式的可变电阻存储器件100a中，下间隔物152可以形成在下电极层141和选择器件层143的侧面上。在根据本发明构思一示例性实施方式的可变电阻存储器件100a中，当下电极层141和选择器件层143通过使用镶嵌工艺形成时，下间隔物152可以预先形成在沟槽的侧壁上，并且下电极层141和选择器件层143可以被形成。因此，根据本发明构思一示例性实施方式的可变电阻存储器件100a可以包括可以形成在下电极层141和选择器件层143的侧壁上的下间隔物152。然而，本发明构思的示例性实施方式不限于此，下间隔物152可以被省略。

在本发明构思一示例性实施方式中，选择器件层143可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

图8是根据本发明构思一示例性实施方式的可变电阻存储器件100b的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图8，根据本发明构思一示例性实施方式的可变电阻存储器件100b可以与参照图3描述的可变电阻存储器件100不同之处在于：可变电阻层149可以具有镶嵌结构。在根据本发明构思一示例性实施方式的可变电阻存储器件100b中，下电极层141、选择器件层143、中间电极层145、加热电极层147和上电极层148可以通过使用蚀刻工艺形成，而可变电阻层149可以通过使用镶嵌工艺形成。在根据本发明构思一示例性实施方式的可变电阻存储器件100b中，上间隔物155可以形成在可变电阻层149的侧面上。上间隔物155可以通过与参照图7描述的形成可变电阻存储器件100a的下间隔物152的上述方法基本相同的方法形成。例如，上间隔物155的形成可以包括在绝缘层中形成沟槽，在沟槽的内侧壁上形成上间隔物155，和用可变电阻层149中包括的材料填充沟槽的剩余空间。然而，本发明构思的示例性实施方式不限于此，上间隔物155可以被省略。

在本发明构思一示例性实施方式中，选择器件层143可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

图9是根据本发明构思一示例性实施方式的可变电阻存储器件100c的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图9，根据本发明构思一示例性实施方式的可变电阻存储器件100c可以与参照图8描述的可变电阻存储器件100b不同之处在于：可变电阻层149可以具有镶嵌结构和“l”形结构。在根据本发明构思一示例性实施方式的可变电阻存储器件100c中，下电极层141、选择器件层143、中间电极层145、加热电极层147和上电极层148可以通过蚀刻工艺形成，可变电阻层149可以通过镶嵌工艺形成。

在根据本发明构思一示例性实施方式的可变电阻存储器件100c中，上间隔物155可以形成在可变电阻层149的侧面上。然而，因为可变电阻层149具有“l”形结构，所以上间隔物155可以具有不对称结构。以下将更详细地描述通过使用镶嵌工艺形成具有“l”形结构的可变电阻层149的方法。绝缘层可以形成在加热电极层147上，沟槽可以形成在绝缘层中。沟槽可以是相对宽的并且可以重叠与沟槽相邻的存储单元140。形成可变电阻层149的第一材料层可以具有相对小的厚度形成在沟槽中和在绝缘层上。形成上间隔物155的第二材料层可以形成在第一材料层上。所得到的结构可以通过使用化学机械抛光(cmp)工艺被平坦化以暴露绝缘层的顶面。在cmp工艺之后，掩模图案可以形成为对准存储单元140，且第一和第二材料层可以通过使用掩模图案被蚀刻。因此，可以形成上间隔物155和具有“l”形结构的可变电阻层149。

在本发明构思一示例性实施方式中，选择器件层143可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

图10是根据本发明构思一示例性实施方式的可变电阻存储器件100d的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图10，根据本发明构思一示例性实施方式的可变电阻存储器件100d可以与参照图9描述的可变电阻存储器件100c不同之处在于：可变电阻层149可以具有棒形结构。具有棒形结构的可变电阻层149可以以与形成“l”形结构的方法相似的方法形成。例如，在形成可变电阻层149的第一材料层在在沟槽中和绝缘层上形成为相对小的厚度之后，第一材料层可以通过使用各向异性蚀刻工艺只保留在沟槽的侧壁上。第二材料层可以被形成为覆盖保留的第一材料层。第二材料层可以通过使用cmp工艺被平坦化以暴露绝缘层的顶面。掩模图案可以对准存储单元140形成，且第二材料层可以通过使用掩模图案被蚀刻，从而形成上间隔物155和具有棒形结构的可变电阻层149。

在本发明构思一示例性实施方式中，选择器件层143可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

图11是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图。图12是沿图11的线2x-2x'和2y-2y'截取的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图11和12，可变电阻存储器件200可以包括可以位于衬底101上的第一电极线层110l、第二电极线层120l、第三电极线导130l、第一存储单元层mcl1和第二存储单元层mcl2。

层间绝缘层105可以设置在衬底101上。第一电极线层110l可以包括在第一方向(例如x方向)上彼此平行延伸的多条第一电极线110。第二电极线层120l可以包括在垂直于第一方向的第二方向(例如y方向)上彼此平行延伸的多条第二电极线120。第三电极线层130l可以包括在第一方向(例如x方向)上彼此平行延伸的多条第三电极线130。第三电极线130可以与第一电极线110在第三方向(例如z方向)上的位置方面不同，但可以与第一电极线110在延伸方向或排列结构方面基本相同。因此，第三电极线130可以被称为第三电极线层130l的第一电极线。

以下将更详细地描述可变电阻存储器件200的运行。第一电极线110和第三电极线130可以是字线，且第二电极线120可以是位线。或者，第一电极线110和第三电极线130可以是位线，且第二电极线120可以是字线。当第一电极线110和第三电极线130是字线时，第一电极线110可以是下字线，第三电极线130可以是上字线。因为第二电极线120可以在下字线与上字线之间被共享，所以第二电极线120可以是公共位线。

第一电极线110、第二电极线120和第三电极线130的每一条可以包括金属、导电金属氮化物、导电金属氧化物或其组合。第一电极线110、第二电极线120和第三电极线130的每一条可以包括金属层和覆盖金属层的至少一部分的导电阻挡层。

第一存储单元层mcl1可以包括在第一方向和第二方向上彼此间隔开的多个第一存储单元140-1。第二存储单元层mcl2可以包括在第一方向和第二方向上彼此间隔开的多个第二存储单元140-2。第一电极线110可以交叉第二电极线120，第二电极线120可以交叉第三电极线130。第一存储单元140-1可以位于第一电极线层110l与第二电极线层120l之间在第一电极线110与第二电极线120之间的交叉点处。第二存储单元140-2可以位于第二电极线层120l与第三电极线层130l之间在第二电极线120与第三电极线130之间的交叉点处。

第一存储单元140-1的每一个可以包括下电极层141-1、选择器件层143-1、中间电极层145-1、加热电极层147-1、可变电阻层149-1和上电极层148-1。第二存储单元140-2的每一个可以包括下电极层141-2、选择器件层143-2、中间电极层145-2、加热电极层147-2、可变电阻层149-2和上电极层148-2。第一存储单元140-1可以具有与第二存储单元140-2基本相同的结构。

第一绝缘层160a可以位于第一电极线110之间，第二绝缘层160b可以位于第一存储单元层mcl1的第一存储单元140-1之间。第三绝缘层160c可以位于第二电极线120之间，第四绝缘层160d可以位于第二存储单元层mcl2的第二存储单元140-2之间，第五绝缘层160e可以位于第三电极线130之间。第一至第五绝缘层160a至160e可以包括相同的材料，或者第一至第五绝缘层160a至160e中的至少一个可以包括不同的材料。第一至第五绝缘层160a至160e可以包括例如氧化物或氮化物的介电材料，并且可以使每层中包括的器件彼此电绝缘。可以形成气隙，代替第二绝缘层160b和第四绝缘层160d中的至少一个。当气隙形成时，具有预定厚度的绝缘衬垫可以形成在气隙与第一存储单元140-1之间和/或气隙与第二存储单元140-2之间。

根据本发明构思一示例性实施方式的可变电阻存储器件200可以具有通过重复堆叠可变电阻存储器件100而形成的结构。然而，根据本发明构思的示例性实施方式的可变电阻存储器件200的结构不限于此。例如，根据本发明构思一示例性实施方式的可变电阻存储器件200可以具有在其中堆叠具有各种结构的可变电阻存储器件100a至100d的结构。

在本发明构思一示例性实施方式中，第一存储单元140-1的选择器件层143-1和第二存储单元140-2的选择器件层143-2的每一个可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

图13是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图。图14是沿图13的线3x-3x'和3y-3y'截取的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图13和14，根据本发明构思一示例性实施方式的可变电阻存储器件300可以具有包括4个堆叠的存储单元层mcl1、mcl2、mcl3和mcl4的四重结构。例如，第一存储单元层mcl1可以位于第一电极线层110l与第二电极线层120l之间，第二存储单元层mcl2可以位于第二电极线层120l与第三电极线层130l之间。第二层间绝缘层170可以形成在第三电极线层130l上。第一上电极线层210l、第二上电极线层220l和第三上电极线层230l可以位于第二层间绝缘层170上。第一上电极线层210l可以包括具有与第一电极线110基本相同的结构的第一上电极线210。第二上电极线层220l可以包括具有与第二电极线120基本相同的结构的第二上电极线220。第三上电极线层230l可以包括具有与第三电极线130基本相同的结构的第三上电极线230。第一上存储单元层mcl3可以位于第一上电极线层210l与第二上电极线层220l之间。第二上存储单元层mcl4可以位于第二上电极线层220l与第三上电极线层230l之间。

第一至第三电极线层110l至130l以及第一和第二存储单元层mcl1和mcl2可以与参照图2、3、11和12描述的第一至第三电极线层110l至130l以及第一和第二存储单元层mcl1和mcl2基本相同。除了第一至第三上电极线层210l至230l以及第一和第二上存储单元层mcl3和mcl4可以位于第二层间绝缘层170上而非第一层间绝缘层105上之外，第一至第三上电极线层210l至230l以及第一和第二上存储单元层mcl3和mcl4可以与第一至第三电极线层110l至130l以及第一和第二存储单元层mcl1和mcl2基本相同。

在本发明构思一示例性实施方式中，第一存储单元140-1、第二存储单元140-2、第一上存储单元240-1和第二上存储单元240-2中包括的选择器件层143-1、143-2、243-1和243-2的每一个可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

根据本发明构思一示例性实施方式的可变电阻存储器件300可以具有通过重复堆叠可变电阻存储器件100而形成的结构。然而，根据本发明构思的示例性实施方式的可变电阻存储器件300的结构不限于此。例如，根据本发明构思一示例性实施方式的可变电阻存储器件300可以具有通过堆叠具有各种结构的可变电阻存储器件100a至100d而形成的结构。

图15是根据本发明构思一示例性实施方式的可变电阻存储器件的透视图。图16是沿图15的线4x-4x'截取的剖面图。与参照图2和3描述的部件基本相同的部件的描述可以被省略。

参照图15和图16，可变电阻存储器件400可以包括形成在衬底101上的第一水平处的驱动器电路区域410和形成在衬底101上的第二水平处的第一存储单元层mcl1和第二存储单元层mcl2。

术语“水平”可以指在垂直方向(例如就关于图15和图16中所示的z)上距离衬底101的高度。第一水平可以比在衬底101上的第二水平更靠近衬底101。

驱动器电路区域410可以是在其中设置第一存储单元层mcl1和第二存储单元层mcl2中包括的外围电路或用来驱动存储单元的驱动器电路的区域。例如，位于在驱动器电路区域410中的外围电路可以是能够以相对高速处理输入到第一存储单元层mcl1和第二存储单元层mcl2或从第一存储单元层mcl1和第二存储单元层mcl2输出的数据的电路。例如，外围电路可以是页面缓冲器、锁存电路、高速缓冲存储器电路、列解码器、读出放大器、数据输入/输出电路或行解码器。

用于驱动器电路的有源区ac可以由衬底101中的器件隔离层104限定。驱动电路区域410中包括的多个晶体管tr可以形成在衬底101的有源区ac上。多个晶体管tr的每一个可以包括栅极g、栅绝缘层gd和源极及漏极区sd。栅极g的两个侧壁可以被绝缘间隔物106覆盖，并且蚀刻停止层108可以形成在栅极g和绝缘间隔物106上。蚀刻停止层108可以包括诸如硅氮化物或硅氮氧化物的绝缘材料。

多个层间绝缘层412a、412b和412c可以顺序堆叠在蚀刻停止层108上。多个层间绝缘层412a、412b和412c可以包括硅氧化物、硅氮化物或硅氮氧化物。

驱动电路区域410可以包括可以电连接到多个晶体管tr的多层互连结构414。多层互连结构414可以通过多个层间绝缘层412a、412b和412c彼此电绝缘。

多层互连结构414的每一个可以包括顺序堆叠在衬底101上并且电连接到彼此的第一接触416a、第一互连层418a、第二接触416b和第二互连层418b。在一些本发明构思的一些示例性实施方式中，第一互连层418a和第二互连层418b可以包括金属、导电金属氮化物、金属硅化物或其组合。例如，第一互连层418a和第二互连层418b可以包括诸如钨、钼、钛、钴、钽、镍、钨硅化物、钛硅化物、钴硅化物、钽硅化物或镍硅化物的导电材料。

图16示出其中多层互连结构414的每一个是包括第一互连层418a和第二互连层418b的双重互连结构的例子，但本发明构思的示例性实施方式不限于此。例如，根据驱动电路区域410的布局和栅极g的类型和布置，多层互连结构414的每一个可以包括至少三个层。

层间绝缘层105可以形成在多个层间绝缘层412a、412b和412c上。第一存储单元层mcl1和第二存储单元层mcl2可以位于层间绝缘层105上。

互连结构可以连接在第一存储单元层mcl1与第二存储单元层mcl2之间，并且可以穿透层间绝缘层105。

在根据本发明构思一示例性实施方式的可变电阻存储器件400中，第一存储单元层mcl1和第二存储单元层mcl2可以位于驱动器电路区域410上，从而增大可变电阻存储器件400的密度。

在本发明构思一示例性实施方式中，第一存储单元140-1的选择器件层143-1和第二存储单元140-2的选择器件层143-2的每一个可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。

图17至图19是示出根据本发明构思一示例性实施方式的制造图2的可变电阻存储器件的方法的剖面图。

参照图17，层间绝缘层105可以形成在衬底101上。层间绝缘层105可以包括例如硅氧化物或硅氮化物。然而，本发明构思的示例性实施方式不限于此，层间绝缘层105中包括的材料不限于上述材料。第一电极线层110l可以形成在层间绝缘层105上。第一电极线层110l可以包括在第一方向(例如x方向)上延伸且可以彼此间隔开的多条第一电极线110。第一电极线110可以通过蚀刻工艺或镶嵌工艺形成。第一电极线110中包括的材料可以与参照图2和3描述的相同。第一绝缘层160a可以位于第一电极线110之间并且在第一方向上延伸。

下电极材料层141k、选择器件材料层143k、中间电极材料层145k、加热电极材料层147k、可变电阻材料层149k和上电极材料层148k可以顺序堆叠在第一电极线层110l和第一绝缘层160a上并且可以形成堆叠结构140k。堆叠结构140k中包括的每个材料层的材料或功能可以与参照图2和3描述的基本相同。

选择器件材料层143k可以通过使用包括硼和碳中至少一种的靶以及硫族化物开关材料由物理气相沉积(pvd)工艺形成。或者，选择器件材料层143k可以通过使用包括硼和碳中至少一种的源以及硫族化物开关材料由化学气相沉积(cvd)工艺或原子层沉积(ald)工艺形成。

在本发明构思一示例性实施方式中，选择器件材料层143k可以包括在其中以从约0wt％到小于或等于约30wt％的含量掺杂硼和/或碳的硫族化物开关材料。期望的掺杂浓度可以通过控制靶或源中包括的硼和/或碳的含量而获得。

参照图18，在堆叠结构(例如图17中所示的堆叠结构140k)形成之后，掩模图案可以形成在堆叠结构140k上并且可以在第一方向(例如x方向)和第二方向(例如y方向)上彼此间隔开。因此，堆叠结构140k可以通过使用掩模图案被蚀刻以暴露第一绝缘层160a和第一电极线110的部分的顶面，从而形成多个存储单元140。

存储单元140可以基于掩模图案的结构在第一方向和第二方向上彼此间隔开，并且可以电连接到设置在存储单元140之下的第一电极线110。存储单元140的每一个可以包括下电极层141、选择器件层143、中间电极层145、加热电极层147、可变电阻层149和上电极层148。在存储单元140形成之后，剩余的掩模图案可以通过灰化工艺和剥除工艺被去除。

形成存储单元140的方法可以包括蚀刻工艺。然而，本发明构思的示例性实施方式不限于此，形成存储单元140的方法不限于蚀刻工艺。在发明构思一示例性实施方式中，存储单元140可以通过镶嵌工艺形成。例如，存储单元140的可变电阻层149的形成可以包括形成绝缘材料层并蚀刻该绝缘材料层以形成暴露加热电极层147顶面的沟槽。该沟槽可以用相变材料填充，并且该相变材料可以通过使用cmp工艺被平坦化，从而形成可变电阻层149。

参照图19，第二绝缘层160b可以形成为填充存储单元140之间的空间。第二绝缘层160b可以包括可以与第一绝缘层160a相同或不同的氧化物或氮化物。绝缘材料层可以形成至足够的厚度以完全填充存储单元140之间的间隙，并且通过cmp工艺被平坦化直到上电极层148的顶面被暴露。因此，可以形成第二绝缘层160b。

用于第二电极线层的导电层可以被形成并且通过蚀刻工艺被图案化以形成第二电极线120。第二电极线120可以在第二方向(例如y方向)上延伸并且可以彼此间隔开。第三绝缘层160c可以位于第二电极线120之间并且可以在第二方向上延伸。形成第二电极线120的方法可以包括蚀刻工艺。然而，本发明构思的示例性实施方式不限于此，并且形成第二电极线120的方法不限于蚀刻工艺。例如，第二电极线120可以通过镶嵌工艺形成。通过镶嵌工艺形成第二电极线120可以包括在存储单元140和第二绝缘层160b上形成绝缘材料层，蚀刻该绝缘材料层以形成在第二方向上延伸的沟槽并暴露上电极层148的顶面，用导电材料填充该沟槽，并且平坦化该导电材料。第二电极线120的形成可以包括形成绝缘材料层以填充存储单元140之间的间隙，平坦化绝缘材料层，和在绝缘材料层中形成沟槽。第二绝缘层160b和第三绝缘层160c可以通过使用相同材料形成为一体型。

图20是根据本发明构思一示例性实施方式的存储器件的框图。

参照图20，存储器件800可以包括存储单元阵列810、解码器820、读/写电路830、i/o缓冲器840和控制器850。存储单元阵列810可以包括至少一个可变电阻存储器件，诸如可变电阻存储器件100、可变电阻存储器件100a至100d、可变电阻存储器件200、可变电阻存储器件300或可变电阻存储器件400。

存储单元阵列810中包括的多个存储单元可以通过字线wl连接到解码器820并且可以通过位线bl连接到读/写电路830。解码器820可以在响应控制信号ctrl而操作的控制器850的控制下接收外部地址add并解码将要在存储单元阵列810中被存取的行地址和列地址。

读/写电路830可以在控制器850的控制下从i/o缓冲器840和数据线dl接收数据data并将数据写入存储单元阵列810中的选中的存储单元，或者可以在控制器850的控制下将从存储单元阵列810中的选中的存储单元中读取的数据提供到i/o缓冲器840。

虽然已经参照本发明构思的示例性实施方式具体显示和描述了本发明构思，但将理解，在不背离本发明构思的精神和范围的情况下，可以作出形式和细节上的不同变化。

本申请要求2016年2月23日向韩国知识产权局提交的韩国专利申请第10-2016-0021316号的优先权，其全部内容通过引用结合于此。