3DNAND存储器件、制造方法以及台阶校准方法与流程

本发明涉及闪存存储器领域，更具体地说，涉及一种3D NAND存储器件、制造方法以及台阶校准方法。

背景技术：

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。

在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，这些垂直堆叠的多层数据存储单元称之为台阶。随着存储容量需求的不断提高，3D NAND存储器所需要的台阶数也越来越多，与此同时，需要越来越厚的光刻胶实现对台阶的刻蚀，然而，光刻胶的厚度增大会对台阶的校准以及过程控制提出很大的挑战。

技术实现要素：

有鉴于此，本发明提供了一种3D NAND存储器件、制造方法以及校准测量方法，通过对台阶设置标记，以防止由于光刻胶厚度变大导致的台阶扭曲变形的问题。

为实现上述目的，本发明提供如下技术方案：

一种3D NAND存储器件，包括：

第一衬底；

所述第一衬底上的台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，所述第一台阶区域以及所述第二台阶区域同时位于所述片区域的两侧；

所述片区域包括多层台阶掩膜，每层所述台阶掩膜设置一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。

优选的，所述第一台阶区域与所述第二台阶区域的区域大小相同。

优选的，所述台阶掩膜的层数与所述台阶标记的数量相同。

优选的，位于所述片区域最下层的台阶掩膜设置有定位台阶标记以及第一级台阶标记，

其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。

优选的，沿字线方向，相邻两层所述台阶标记的间距均为第三预设值。

优选的，沿位线方向，所述台阶标记的高度小于等于所述同层所述台阶掩膜的厚度。

优选的，相邻两层所述台阶掩膜中，沿字线方向，位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。

一种3D NAND存储器件的制造方法，包括：

提供第一衬底；

在所述第一衬底上形成台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，分别在所述片区域的两侧形成所述第一台阶区域以及所述第二台阶区域；

在所述片区域上形成多层台阶掩膜，并在每层所述台阶掩膜形成的同时形成一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。

优选的，在所述片区域上形成区域面积大小相同的所述第一台阶区域以及所述第二台阶区域。

优选的，在位于所述片区域最下层的台阶掩膜上形成定位台阶标记以及第一级台阶标记，

其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。

优选的，包括：

在相邻两层所述台阶掩膜中，沿字线方向，形成位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。

一种3D NAND存储器件的台阶校准方法，基于任一项上述的存储器件，包括：

根据所述台阶标记，刻蚀所述台阶掩膜，使得每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，并且，第一台阶区域与第二台阶区域同时设置在片区域的两侧，即，片区域用于设置多层台阶掩膜，第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。

并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单，又或者，可以先刻蚀出台阶标记，然后根据所述台阶标记与台阶掩膜的位置关系，刻蚀出台阶掩膜的边框，解决了现有技术中由于台阶数量多，没有校准标记而导致的过程控制困难以及校准难的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实施例提供的一种3D NAND存储器件的结构示意图；

图2为本实施例提供的一种存储器件的台阶的结构示意图；

图3为本实施例提供的存储器件的台阶标记的又一结构示意图；

图4为本实施例提供的存储器件的台阶标记的又一结构示意图；

图5为多层台阶叠加后的自上至下的俯视图；

图6为本实施例还提供的一种3D NAND存储器件的制造方法的流程图；

图7为本实施例还提供了一种3D NAND存储器件的台阶校准方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，并且，第一台阶区域与第二台阶区域同时设置在片区域的两侧，即，片区域用于设置多层台阶掩膜，第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。

并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单，又或者，可以先刻蚀出台阶标记，然后根据所述台阶标记与台阶掩膜的位置关系，刻蚀出台阶掩膜的边框，解决了现有技术中由于台阶数量多，没有校准标记而导致的过程控制困难以及校准难的问题。

具体的，请参阅图1-图3，其中，图1为本实施例提供的一种3D NAND存储器件的结构示意图，图2为本实施例提供的存储器件的台阶的结构示意图，图3为本实施例提供的存储器件的台阶标记的又一结构示意图，该存储器件包括：

第一衬底；

所述第一衬底上的台阶层，所述台阶层包括第一台阶区域101、片区域102以及第二台阶区域103，其中，所述第一台阶区域101以及所述第二台阶区域103同时位于所述片区域102的两侧；即，对应图1中，片区域102的两侧均设置有第一台阶区域101以及第二台阶区域103，优先的，第一台阶区域101和第二台阶区域103所占用的面积相同。

需要说明的是，在本实施例中，第一台阶区域101是用于放置真正的台阶的区域，即Real Staircase，且，第一台阶区域101位于片区域102的两侧，并第一台阶区域101只占据片区域102两侧的部分位置，即，片区域的两侧还存在第二台阶区域103，即Dummy Staircase。当然，本方案中，Real Staircase和Dummy Staircase优选的是各占片区域102一侧的一半位置。

所述片区域102包括多层台阶掩膜105，每层所述台阶掩膜设置一个台阶标记104，其中，所述台阶标记104(104b、104c……)位于所述台阶层的第二台阶区域103，且，沿字线(Word line)方向(图中水平方向)，每层所述台阶掩膜105与所述台阶标记104的间距均为第一预设值d1。

可见，本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，并且，第一台阶区域与第二台阶区域同时设置在片区域的两侧，即，片区域用于设置多层台阶掩膜，第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。

在上述实施例的基础上，本实施例中，优选采用所述第一台阶区域101与所述第二台阶区域103的区域大小相同的设置方式。即，第一台阶区域101和第二台阶区域103均设置在片区域102的侧面，且第一台阶区域101只占片区域102的一侧的一半的空间位置，第二台阶区域103占片区域102一侧的另一半的控制位置。

请结合图3和图4，图3为本实施例提供的存储器件的台阶标记的结构示意图，图4为本实施例提供的存储器件的台阶标记的又一结构示意图，其中，图3为台阶边缘位置时的台阶标记的位置示意图，图4为台阶处于中间位置时的台阶标记的位置示意图。

具体的，在本实施例中，所述台阶标记的数量和台阶的宽度和数量有关，例如，图3中，位于所述片区域最下层的台阶掩膜设置有定位台阶标记104a以及第一级台阶标记104b。

其中，所述定位台阶标记104a与所述最下层的台阶掩膜的第一边的间距为第二预设值d2，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值d1。

即，所述台阶掩膜105的层数与所述台阶标记104的数量相同。并且，首先确定定位标记104a的位置，并根据台阶的宽度和数量计算得到第一级台阶标记104b的设置位置，如假设需要制作12层台阶，且每层台阶的宽度为100nm，且每个台阶标记与同层台阶掩膜的间距为15nm，那么可以计算得到第一级台阶标记104b与定位标记104a的距离为12*15＝180nm，在确定了第一级台阶标记104b之后，在距离第一台阶标记104b第一预设值d1的位置处，刻蚀第一层台阶掩膜。然后，为了保证相邻每层的台阶掩膜的边缘沿字线方向的宽度相等，因此，相邻两层的台阶标记在沿字线方向上的距离需要相等，即对应图4中，台阶标记104e和台阶标记104f的间距d3与台阶标记104f和台阶标记104g的间距d4相等。

当确定了第一级台阶标记后，再确定第二级标记，使得第二级标记在沿字线方向上，与第一级台阶标记的间距为第三预设值d3。以此类推，得到多个层级的台阶标记。

需要说明的是，在本实施例中，优选的在沿位线方向，所述台阶标记的高度小于等于所述同层所述台阶掩膜的厚度。即所述台阶标记可以占据台阶层高的一定比例。

除此，如图5所示，图5为多层台阶叠加后的自上至下的俯视图，其中，在本实施例中，相邻两层所述台阶掩膜中，沿字线方向，位于沿位线方向上方的所述台阶掩膜105a的宽度为位于沿位线方向下方的所述台阶掩膜105b的宽度的三分之二。但，值得一提的是，掩膜标记104h与台阶掩膜105b同层设置，且掩膜标记104i与台阶掩膜105b的间距为d1，同时，掩膜标记104i与台阶掩膜105a同层设置，且，掩膜标记104i与台阶掩膜105a的间距也为d1。且，掩膜标记104h与掩膜标记104i在字线方向上的间距为d3。

值得一提的是，咱本实施例中，优选的将同一层的台阶掩膜和台阶标记同时刻蚀，使得工艺更加简单，又或者，可以先刻蚀出台阶标记，然后根据所述台阶标记与台阶掩膜的位置关系，刻蚀出台阶掩膜的边框，解决了现有技术中由于台阶数量多，没有校准标记而导致的过程控制困难以及校准难的问题。

在上述实施例的基础上，本实施例还提供了一种3D NAND存储器件的制造方法，如图6所示，包括步骤：

S1、提供第一衬底；

S2、在所述第一衬底上形成台阶层，所述台阶层包括第一台阶区域、片区域以及第二台阶区域，分别在所述片区域的两侧形成所述第一台阶区域以及所述第二台阶区域；

S3、在所述片区域上形成多层台阶掩膜，并在每层所述台阶掩膜形成的同时形成一个台阶标记，所述台阶标记位于所述台阶层的第二台阶区域，且，沿字线方向，每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。

需要说明的是，本方法实施例需要基于上述实施例中的3D NAND存储器件，并且，本方案中，台阶标记和台阶掩膜是同时进行刻蚀的，这样能够简化制作工艺。并且，通过设置台阶标记，能够防止台阶由于层数变多而导致的校准困难以及过程控制难以把控的问题。

优选的，在所述片区域上形成区域面积大小相同的所述第一台阶区域以及所述第二台阶区域。除此，在位于所述片区域最下层的台阶掩膜上形成定位台阶标记以及第一级台阶标记，

其中，所述定位台阶标记与所述最下层的台阶掩膜的第一边的间距为第二预设值，所述第一级台阶标记与所述最下层的台阶掩膜的第二边的间距为所述第一预设值。

在上述实施例的基础上，本方案在相邻两层所述台阶掩膜中，沿字线方向，形成位于沿位线方向上方的所述台阶掩膜的宽度为位于沿位线方向下方的所述台阶掩膜的宽度的三分之二。

其工作原理具体参见装置实施例。

除此，在上述实施里的基础上，如图7所示，本实施例还提供了一种3D NAND存储器件的台阶校准方法，基于任一项上述的存储器件，包括步骤：

S11、根据所述台阶标记，刻蚀所述台阶掩膜，使得每层所述台阶掩膜与所述台阶标记的间距均为第一预设值。

综上所述，本方案提供的3D NAND存储器件，通过在台阶层设置多层台阶掩膜，并对每一层的台阶掩膜设置一个台阶标记，且，沿字线方向，每层台阶掩膜与台阶标记的间距均为第一预设值，用于实现对台阶的对齐校准，使得台阶不会因为层数的增加导致台阶的扭曲变形。除此，本方案将台阶层分成第一台阶区域、片区域以及第二台阶区域，将第一台阶区域用于放置真正的台阶，第二台阶区域用于放置台阶标记，这样能够合理的利用存储器件的空间，不会导致原存储器件体积的增加。并且，本方案可以选择在刻蚀台阶掩膜的同时，刻蚀出台阶标记，使得工艺更加简单。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。