一种提高RRAM均一性的方法及RRAM器件与流程

本发明涉及存储器技术领域，尤其涉及一种提高rram均一性的方法及rram器件。

背景技术：

随着大规模集成电路技术的持续发展,来自量子隧穿和电容耦合效应等问题的挑战使得传统flash存储器技术难以满足摩尔定律的发展，在后摩尔时代采用新型非挥发性存储技术成为必然。许多新型非挥发性存储器被相继提出并得到广泛研究。

阻变存储器rram作为下一代非挥发存储器候选者具有结构简单，可微缩性好，存储密度高，与cmos工艺兼容等优点。虽然目前阻变存储器技术取得了迅速发展，但是还存在一些关键性的问题没有解决，如：随着器件尺寸不断微缩、新材料的引入、新结构的运用、工艺涨落等因素，使得阻变器件的均一性降低，导致存储器波动性和可靠性问题越来越严重，运行效率低。

故而，现有的阻变存储器技术存在波动性大、可靠性差等缺陷，是推向实际应用的一大障碍。

技术实现要素：

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种提高rram均一性的方法及rram器件。

第一方面，本发明实施例中提供了一种提高rram均一性的方法，包括：

在衬底上刻蚀锥状结构；

在所述锥状结构表面淀积一层金属薄膜，形成下电极；

在所述金属下电极上沉积一层氧化物绝缘层，形成阻变层；

在所述氧化物绝缘层上沉积一层金属薄膜，形成上电极；

在所述上电极与所述下电极上加偏压。

结合第一方面，本发明在第一方面的第一种实现方式中，所述在衬底上刻蚀锥状结构为采用高k氧化物作掩蔽层，用等离子体刻蚀衬底生成锥状结构。

结合第一方面，本发明在第一方面的第二种实现方式中，所述形成上电极和所述形成下电极分别为采用磁控溅射或离子束溅射或电子束蒸发方法淀积一层金属薄膜。

结合第一方面，本发明在第一方面的第三种实现方式中，所述在所述金属下电极上沉积一层氧化物绝缘层为采用原子层沉积(ald)或磁控溅射或离子束溅射方法在所述金属下电极上沉积一层氧化物绝缘层。

结合第一方面的第三种实现方式，本发明在第一方面的第四种实现方式中，所述原子层沉积温度为100-400℃。

结合第一方面，本发明在第一方面的第五种实现方式中，所述加偏压为恒定电压扫描或斜坡电压扫描或脉冲电压扫描。

结合第一方面，本发明在第一方面的第六种实现方式中，所述加偏压时，下电极始终接地。

本发明的第二方面，提供一种rram器件，包括：锥状结构衬底、覆盖在所述锥状结构衬底上的作为下电极的金属薄膜、覆盖在所述下电极上的绝缘层、及覆盖在所述绝缘层上的作为上电极的金属薄膜。

结合第二方面，本发明在第二方面的第一种实现方式中，所述锥状结构其底部直径为2um，顶部直径为13-30nm。

结合第二方面，本发明在第二方面的第二种实现方式中，所述上电极和所述下电极的金属薄膜的厚度分别为10-50nm。

结合第二方面，本发明在第二方面的第三种实现方式中，所述绝缘层的厚度为5-50nm。

结合第二方面，本发明在第二方面的第四种实现方式中，所述衬底包括si、氧化物、氮化物。

结合第二方面，本发明在第二方面的第五种实现方式中，所述上电极和所述下电极分别包括单质金属、金属氮化物。

结合第二方面，本发明在第二方面的第六种实现方式中，所述绝缘层材料包括二元过渡金属氧化物、复杂氧化物。

本申请实施例中提供的技术方案，至少具有如下技术效果或优点：

本发明公开了一种提高rram均一性的方法及rram器件，rram器件由于采用如下方法：首先，在衬底上刻蚀锥状结构；其次，在所述锥状结构表面淀积一层金属薄膜，形成下电极；在所述金属下电极上沉积一层氧化物绝缘层，形成阻变层；在所述氧化物绝缘层上沉积一层金属薄膜，形成上电极；最后，在所述上电极与所述下电极上加偏压，对形成的器件进行电学测试操作，则在器件中会有导电细丝的形成。在施加操作电压时，由于锥状结构的尖端放电，使的锥状处的电场较其他位置增强并且集中，则阻变存储器rram中的导电细丝更趋向于在电场强的地方生成与断裂，从而有效地提高了阻变存储器的均一性。故而本发明既可以降低存储器的波动性、增强可靠性，又能与传统的cmos工艺兼容，达到了提高存储器运行效率的目的。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为提高rram均一性的方法的实施过程图；

图2为锥状结构rram器件的示意图；

图3为锥状结构器件电场局部增强示意图；

图4为加偏压扫描时器件内导电细丝的变化示意图；

图5为制备锥状结构器件工艺流程示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本发明实施例提供了一种提高rram均一性的方法及rram器件，目的是为了既可以降低存储器的波动性、增强可靠性，又能与传统的cmos工艺兼容，提高存储器的运行效率。

下面请参看图1，本发明公开了一种提高rram均一性的方法，包括：

步骤11，在衬底上刻蚀锥状结构；

所述绝缘衬底可以是平整、洁净的绝缘衬底si，sio2、si3n4、al2o3；所述刻蚀的方法可为等离子体刻蚀；所述的锥状结构底部直径可为2um，顶部直径可为13-30nm。

步骤12，在所述锥状结构表面淀积一层金属薄膜，形成下电极；

所述淀积的方法为磁控溅射或离子束溅射或电子束蒸发；所述的金属薄膜厚度为10-50nm；所述的金属种类包括单质金属如pt、ti、cu、au，所述的金属氮化物如tin。

步骤13，在所述金属下电极上沉积一层氧化物绝缘层，形成阻变层；

所述沉积的方法为原子层沉积法(ald)或磁控溅射或离子束溅射；所述的氧化层绝缘物的厚度一般为5-50nm；所述的原子层沉积温度为100-400℃；所述的氧化物可以是二元过渡金属氧化物和复杂氧化物；所述的二元过渡金属氧化物种类包括taox,hfo2、tio2、nio、zro2，所述的复杂氧化物包括srtio3

步骤14，在所述氧化物绝缘层上沉积一层金属薄膜，形成上电极；

所述淀积的方法为磁控溅射或离子束溅射或电子束蒸发；所述的金属薄膜厚度为10-50nm；所述的金属种类包括单质金属如cu，ag，ni，以及金属氮化物如tin。

步骤15，在所述上电极与所述下电极上加偏压。对形成的器件进行电学测试操作，则在器件中会有导电细丝的形成。如图4所示，为加偏压扫描时器件内导电细丝的变化示意图。

作为一种可选的实施例，所述在衬底上刻蚀锥状结构为采用高k氧化物作掩蔽层，用等离子体刻蚀衬底生成锥状结构。

作为一种可选的实施例，所述形成上电极和所述形成下电极分别为采用磁控溅射或离子束溅射或电子束蒸发方法淀积一层金属薄膜。

作为一种可选的实施例，所述在所述金属下电极上沉积一层氧化物绝缘层为采用原子层沉积(ald)或磁控溅射或离子束溅射方法在所述金属下电极上沉积一层氧化物绝缘层。

作为一种可选的实施例，所述原子层沉积温度为100-400℃。

作为一种可选的实施例，所述加偏压为恒定电压扫描或斜坡电压扫描或脉冲电压扫描。所述的恒定电压扫描(cvs)是电压恒定的扫描方式；所述的斜坡电压扫描(rvs)是电压随时间等间隔增长变化的扫描方式；所述的脉冲扫描是给定特定的脉宽(时间)和电压(脉高)的扫描方式。

作为一种可选的实施例，所述加偏压时，下电极始终接地。

以上是本发明对提高rram均一性的方法的实施过程，在下面的实施例中，公开了一种rram器件。

参看图2，本发明公开了一种rram器件，包括：锥状结构衬底、覆盖在所述锥状结构衬底上的作为下电极的金属薄膜、覆盖在所述下电极上的绝缘层、及覆盖在所述绝缘层上的作为上电极的金属薄膜。

如图3所示为锥状结构器件电场局部增强示意图，在施加操作电压时，由于锥状结构的尖端放电，使的锥状处的电场较其他位置增强并且集中，则阻变存储器rram中的导电细丝更趋向于在电场强的地方生成与断裂，从而有效地提高了阻变存储器的均一性。

作为一种可选的实施例，所述锥状结构其底部直径为2um，顶部直径为13-30nm。

作为一种可选的实施例，所述上电极的金属薄膜的厚度为10-50nm，所述下电极的金属薄膜的厚度为10-50nm。

作为一种可选的实施例，所述绝缘层的厚度为5-50nm。

作为一种可选的实施例，所述衬底包括si、氧化物、氮化物。如si，sio2、si3n4、al2o3。

作为一种可选的实施例，所述上电极包括单质金属如pt、ti、cu、au，所述的金属氮化物如tin；所述下电极包括单质金属如pt、ti、cu、au，所述的金属氮化物如tin。

作为一种可选的实施例，所述绝缘层材料包括二元过渡金属氧化物、复杂氧化物。所述的二元过渡金属氧化物包括taox,hfo2、tio2、nio、zro2，所述的复杂氧化物包括srtio3。如图5所示，为制备锥状结构器件工艺流程示意图。

本申请实施例中提供的技术方案，至少具有如下技术效果或优点：

本发明公开了一种提高rram均一性的方法及rram器件，首先，在衬底上刻蚀锥状结构；其次，在所述锥状结构表面淀积一层金属薄膜，形成下电极；在所述金属下电极上沉积一层氧化物绝缘层，形成阻变层；在所述氧化物绝缘层上沉积一层金属薄膜，形成上电极；最后，在所述上电极与所述下电极上加偏压，对形成的器件进行电学测试操作，则在器件中会有导电细丝的形成。在施加操作电压时，由于锥状结构的尖端放电，使的锥状处的电场较其他位置增强并且集中，则阻变存储器rram中的导电细丝更趋向于在电场强的地方生成与断裂，从而有效地提高了阻变存储器的均一性。故而本发明既可以降低存储器的波动性、增强可靠性，又能与传统的cmos工艺兼容，达到了提高存储器运行效率的目的。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。例如，在本申请的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。