用于环绕栅极架构的选择性蚀刻的制作方法
【专利摘要】本公开内容涉及一种对牺牲材料进行蚀刻的方法。该方法包括：在反应室中供应半导体衬底，其中衬底包括被布置在衬底上的沟道以及被布置在沟道的至少一部分上的牺牲层。该方法还包括：向反应室供应卤间化合物蒸汽；利用卤间化合物蒸汽来对牺牲层的至少一部分进行蚀刻；以及从牺牲层下方暴露出所述沟道的至少一部分。
【专利说明】
用于环绕栅极架构的选择性蚀刻
技术领域
[0001] 本公开内容涉及借助于卤间化合物或卤素-稀有元素化合物利用气相蚀刻技术对 环绕栅极架构进行选择性蚀刻。
【背景技术】
[0002] 随着半导体器件缩小，三维拓扑结构的使用有所增加。在晶体管设计中实现了用 于形成沟道的一部分的环绕栅极(gate all around)架构(包括纳米线）。在形成这种设计 中使用替代金属栅极方法的情况下，在各个步骤中使用牺牲材料来提供用于形成器件中的 其它特征的支架。例如，在牺牲栅极的两侧上沉积牺牲栅极材料并且形成侧壁间隔件。在之 后的工艺中，然后移除牺牲材料以便给要部署在晶体管中的实际栅极电极让路。类似地，在 纳米线之间形成牺牲层，以便在制造期间支撑纳米线。
[0003] 然而，例如在纳米线之间的牺牲层材料往往在组分上与纳米线材料不会有太大区 别。湿法蚀刻掉牺牲材料具有潜在的挑战，例如沟道塌陷、蚀刻选择性问题、以及蚀刻剂不 能够到达要蚀刻的所有表面。认为使用等离子体蚀刻的各向同性蚀刻改善了蚀刻剂对要蚀 刻的表面的可达性，然而，来自等离子体的损失以及蚀刻选择性仍然有待改善。因此，在提 供其中蚀刻选择性相对高的蚀刻工艺中仍然有改善的空间，在蚀刻材料对特征几何形状的 可达性中仍有改善的空间，并且在使用替代栅极方法来形成三维拓扑结构中材料损失被最 小化。
【附图说明】
[0004] 通过参考结合附图对本文所述实施例所作的以下说明，本公开内容的上述特征和 其它特征以及实现它们的方式将变得更为显而易见，并且可以更好地加以理解，在附图中：
[0005] 图1示出了从半导体器件的沟道层之间对牺牲材料进行蚀刻的流程图；
[0006] 图2a和图2b示出了形成环绕栅极器件的方法的实施例的流程图。流程图在图2a开 始并且在图2b结束；
[0007] 图3a示出了在半导体衬底上形成的鳍状件的实施例，其中该鳍状件包括沟道材料 和牺牲材料的交替层的堆叠体，该堆叠体被覆盖有硬掩模，还示出了浅沟槽隔离区；
[0008] 图3b示出了鳍状堆叠体的实施例，该鳍状堆叠体具有在鳍状堆叠体上方形成的牺 牲栅极电极；
[0009] 图3c示出了在鳍状堆叠体上方的牺牲电极的两侧上形成的侧壁间隔件的实施例；
[0010] 图3d示出了沿着线3d-3d截取的图3c的剖面视图；
[0011] 图3e示出了其中移除了鳍状堆叠体以便给源极和漏极材料生长让路的半导体器 件；
[0012] 图3f示出了包括在侧壁间隔件的两侧上生长的源极和漏极的半导体器件的剖面；
[0013] 图3g示出了半导体器件的实施例的透视图，该半导体器件包括沉积在源极区和漏 极区上方的层间电介质；以及
[0014]图3h示出了其中移除了牺牲栅极的半导体器件的实施例的剖面；
[0015]图3i示出了沿着线3i_3i截取的图3h的剖面视图；
[0016] 图3j示出了其中移除了硬掩模和牺牲材料层的半导体器件的实施例；
[0017] 图3k示出了半导体器件的实施例，在该半导体器件中电介质层形成在沟道材料上 方并且栅极电极围绕沟道材料而形成。
【具体实施方式】
[0018] 如上面提到的，随着晶体管持续缩放，针对三维拓扑结构的需求变得相对地必不 可少。环绕栅极架构(包括纳米线)连同三栅极(或鳍式场效应晶体管)架构已经在金属氧化 物半导体或者互补金属氧化物半导体晶体管设计中实现。在使用替代金属栅极或消减 (subtractive)金属栅极工艺来形成三维晶体管中，在各个步骤中使用牺牲材料并且然后 在形成晶体管期间移除牺牲材料。例如，在纳米线层之间使用牺牲层，以便给后续在流工艺 中形成栅极电极让路。然而，牺牲材料往往在组分上类似于形成纳米线的沟道材料。湿法蚀 刻掉牺牲材料具有潜在的挑战，例如沟道塌陷、蚀刻选择性、以及蚀刻剂到达要蚀刻的所有 表面的能力。认为使用等离子体蚀刻的各向同性蚀刻改善了蚀刻剂对要蚀刻的表面的可达 性，然而，发生来自等离子体的损失并且蚀刻选择性仍然有待改善。
[0019] 在本文所描述的工艺中，在气相中使用卤间化合物和卤素-稀有元素化合物，以从 沟道材料周围对牺牲材料进行蚀刻，以便形成提供晶体管中的沟道的至少一部分的纳米 线。在移除纳米线之间的牺牲层时，蚀刻工艺不需要掩模，这是因为蚀刻剂对其它材料(例 如，层间电介质、浅沟槽材料、栅极间隔件、以及源极和漏极材料)呈现选择性。此外，工艺能 够改善蚀刻剂对器件的特征的可达性。
[0020] 在实施例中，本公开内容涉及一种对用于形成半导体器件的牺牲材料进行蚀刻的 方法。如图1的实施例中所示出的，工艺100通常包括:在反应室中供应半导体衬底102。半导 体衬底例如包括沟道材料，其中沟道材料可以布置在衬底上或者由半导体衬底的一部分形 成。本文中沟道被理解为在半导体中源极与漏极之间的材料区，其中取决于场效应晶体管 的类型（即，匪0S或PM0S)，该材料区流动有电子或空穴。此外，半导体衬底还包括牺牲材料， 其中牺牲材料布置在沟道材料的至少一部分上，包括在沟道材料上方，在沟道材料下方，或 者在一侧以上围绕沟道材料。牺牲材料被理解为如下材料:最初被沉积以提供临时支架，支 撑形成的晶体管的环绕栅极结构，并且然后被移除。在形成纳米线的情况下，在制造的大部 分过程中由牺牲层来支持沟道层。例如，在采用纳米线来形成沟道的环绕栅极器件的情况 下，利用栅极电介质和栅极电极来替代纳米线之间的沟道区中的牺牲层。
[0021 ]在实施例中，由单晶材料(例如，硅、锗、硅锗、或者III-V族化合物半导体材料)来 形成半导体衬底。在其它实施例中，由绝缘体上硅衬底来形成衬底，其中上部绝缘体层由被 布置在单晶材料上的材料(包括，但不限于，二氧化硅、氮化硅或者氮氧化硅)组成。沟道材 料可以从以下材料中的一种或多种材料中选择：娃（Si)、锗（Ge)、娃锗（SiGe)、砷化镓 (GaAs)、铟锡（InSb)、磷化镓(GaP)、锑化镓(GaSb)、砷化铟铝（InAlAs)、砷化铟镓(InGaAs)、 磷化镓锑(GaSbP)、镓砷锑(GaAsSb)、磷化铟（InP)、以及石墨烯。牺牲材料包括包含III族、 IV族或V族元素的半导体，其中在实施例中，III族、IV族或V族元素选自由以下各项组成的 组:碳、氮、镓、硅、锗、锡及其组合。在一个实施例中，沟道材料和牺牲材料两者都包括硅。在 优选的实施例中，沟道材料包括硅，牺牲材料包括硅锗。
[0022] 然后在反应室中靠近牺牲材料提供卤间化合物或卤素-稀有元素蒸汽104。卤间化 合物被理解为包括至少两种不同的卤素原子的化合物。用于本文的卤间化合物例如包括 氯、氟、溴和碘的组合。组分可以是双原子的、三原子的或四原子的，并且包括诸如一氯化碘 (IC1)、一溴化碘(IBr)、三氟化氯(C1F 3)、三氟化溴(BrF3)、以及四氯化碘(IC14)之类的化合 物。卤素-稀有元素蒸汽包括卤素原子和稀有元素原子二者，包括诸如二氟化氙(XeF 2)、四 氟化氙(XeF4)、六氟化氙(XeF6)或二溴化氙(XeBr2)之类的材料。
[0023] 在实施例中，卤间化合物或卤素-稀有元素在-100°C至600°C范围内（包括其中的 所有值和范围）的温度下可用作为蒸汽，优选地在20°C至30°C范围内（包括其中的所有值和 范围）的温度下。此外，卤间化合物或卤素-稀有元素化合物可以具有在100:1至1000:1的范 围内（包括其中的所有比率）的牺牲材料比沟道层的蚀刻选择性。卤间化合物或卤素-稀有 元素化合物可以以lsccm至lOOOsccm范围内（包括其中的所有值和范围）的流率被供应给反 应室，并且优选地在lOsccm至200sccm的范围内。
[0024]可以与卤间化合物或卤素-稀有元素化合物一起供应运载气体，包括Ar、He或N2， 并且优选地供应Ar。运载气体与蚀刻剂气体按体积的比率在100:1至1:100的范围内（包括 其中的所有值和范围），并且优选地从10:1至1:10。运载气体的流率可以在lsccm至1， OOOsccm的范围内（包括其中的所有值和范围），并且优选地在lOsccm至200sccm的范围内。 [0025]在处理期间，反应室中的压强可以维持在1毫托至100毫托的范围内（包括其中的 所有值和范围），例如10毫托。在某种程度上，可以使用耦合到反应室的单级或双级真空栗 系统以及通过进入反应室的气体流速，来维持反应室中的压强。
[0026] 然后利用蒸汽来对牺牲材料的至少一部分进行蚀刻106。在蚀刻期间可以在-100 °C至600 °C范围内的温度下对半导体衬底进行加热，并且优选地在20 °C至30 °C范围内的温 度下进行加热。对牺牲层的蚀刻可以在1秒至600秒范围内（包括其中的所有值和范围）的时 间段内发生。然后暴露出牺牲材料下方的沟道材料的至少一部分108。
[0027] 在上面的实施例中，牺牲材料被沉积为半导体衬底上的层并且沟道材料被沉积为 牺牲材料上的层，以使得牺牲材料将沟道层与衬底间隔开，在环绕栅极器件的实施例中是 这种情况。在特定的实施例中，在堆叠体中形成牺牲材料和沟道材料的交替层，如本文将参 考图2和图3a至图3h将进一步描述的。从沟道层之间移除牺牲层而形成纳米线。纳米线不仅 呈现如所示出的正方形剖面，还可以呈现圆形、矩形（纳米带）、六边形、八边形或三角形剖 面。本文中提及的纳米线包括上面所描述的各种几何形状。
[0028] 图2示出了形成包括环绕栅极架构的半导体器件的实施例的流程图。在该实施例 中，栅极包括与半导体衬底的表面间隔开的多个纳米线。图3a至图3h示出了在形成工艺中 的各个点处半导体中的变化。要注意的是，以数字"2"开始的附图标记指代图2,并且以数字 "3"开始的附图标记指代图3a至图3h。
[0029]方法200以在半导体衬底上形成牺牲材料和沟道材料的交替层的堆叠体202开始。 在特定的实施例中，由硅锗层来形成牺牲材料层，并且由硅来形成沟道材料层。在实施例 中，取决于层的成分，经由化学气相沉积、原子层沉积、分子束外延、金属有机化学气相沉 积、等离子体增强化学气相沉积、物理气相沉积、或者等离子体增强物理气相沉积来形成 层。以在衬底上形成牺牲层开始，按照交替的方式来形成层。可以形成2至20个(包括其中的 所有值和范围)交替层，尽管示出了三个牺牲层和三个沟道材料层。
[0030] 然后在交替的牺牲层和沟道材料层的堆叠体上方沉积可选的硬掩模204。硬掩模 材料例如可以包括硅、多孔硅、非晶硅、氮化硅、氮氧化硅、氧化硅、二氧化硅、碳氮化硅、碳 化硅、氧化铝、氧化铪、氧化锆、硅酸钽、氧化镧、聚合物材料等等。再次，可以通过化学气相 沉积、原子层沉积、等离子体增强化学气相沉积、物理气相沉积、或者等离子体增强物理气 相沉积来形成硬掩模材料，这再次取决于层的组分以及期望的属性。
[0031] 然后对牺牲材料和沟道材料的交替层的堆叠体以及可选的硬掩模进行图案化和 蚀刻，以将堆叠体形成为从衬底的表面延伸的鳍状件206。图3a示出了在衬底302上方形成 的交替的牺牲层306和沟道材料层308的鳍状堆叠体304。在所示出的示例中，可选的硬掩模 312被示出为沉积在堆叠体304的顶部上。牺牲层可以具有在1至1 OOnm范围内（包括其中的 所有值和范围）的厚度。沟道材料可以具有在lnm至1 OOnm范围内（包括其中的所有值和范 围）的厚度。此外，硬掩模可以具有在1至lOOnm范围内（包括其中的所有值和范围）的厚度。 鳍状堆叠体的宽度可以在1 nm至150nm的范围内（包括其中的所有值和范围）。
[0032] 再次参考图2,在鳍状件的两侧上形成浅沟槽隔离区208。在实施例中，沟槽区可以 被蚀刻到衬底表面，并且可以将电介质（例如，氧化硅、氮化硅、氮氧化硅及其组合)沉积到 沟槽中，以形成隔离区。还可以使用化学气相沉积、旋转涂覆、或者物理气相沉积技术来形 成浅沟槽隔离区。浅沟槽隔离区在图3a中被示出为物件314。浅沟槽隔离区可以具有在1至 200nm范围内（包括其中的所有值和范围）的厚度。
[0033] 再次参考图2,然后使用图案化和化学气相沉积技术在堆叠体的顶部和侧壁上方 形成牺牲栅极210。牺牲栅极的示例包括多晶硅。图3b示出了围绕鳍状件304形成的牺牲栅 极 322。
[0034] 再次参考图2,然后经由化学气相沉积或原子层沉积，由氧化硅、氮化硅、氮氧化硅 或这其组合，在牺牲栅极电极的两侧上形成侧壁间隔件212,其中使用各向异性蚀刻来移除 多余的间隔件材料。侧壁间隔件可以呈现在1〇 ASiOO i宽的范围内的厚度。图3c和图 3d示出了牺牲栅极材料324以及在牺牲栅极324的两侧上并且围绕鳍状件304的每一侧（即， 围绕侧壁和顶面)形成的侧壁间隔件326。如所示出的，在鳍状件304的所有侧(再次，围绕侧 壁和顶面)上方形成电极。
[0035] 然后可以形成纳米线的源极区和漏极区（如图2,214中可以看到的）。移除侧壁间 隔件的任一侧上的沟道材料和牺牲材料层，以便为源极区和漏极区的生长让路。取决于沟 道材料，例如可以通过硅、掺杂的硅、锗、硅锗、或者其它IIIV元素的外延生长来形成源极区 和漏极区，并且耦合到间隔件之间的鳍状堆叠体的部分。在NM0S器件中，源极结构、漏极结 构或二者可以是η掺杂的硅。在PM0S器件中，源极结构、漏极结构或二者可以是η掺杂的硅。 在生长工艺期间可以通过等离子体掺杂、通过固态源掺杂（solid source doping)等来引 入对结构的掺杂。在其它实施例中，牺牲栅极的任一侧(仅示出了一侧)上的栅极堆叠体304 的暴露的部分可以通过掺杂沟道材料来提供源极区和漏极区。图3e示出了在移除鳍状件 204的源极区和漏极区之后的鳍状堆叠体304,并且图3f示出了在形成源极区332和漏极区 334之后的鳍状堆叠体304。
[0036] 然后在浅沟槽隔离区和源极区以及漏极区上方沉积层间电介质216。可以使用化 学气相沉积来沉积层间电介质，并且层间电介质可以包括诸如未掺杂的氧化硅、掺杂的氧 化硅(例如，BPSG、PSG)、氮化硅以及氮氧化硅之类的材料。对层间电介质进行抛光以暴露出 鳍状堆叠体304。层间电介质328在图3g中被示出为位于侧壁间隔件326的任一侧上，覆盖源 极区和漏极区332(334未示出）以及浅沟槽隔离区314。
[0037] 然后从鳍状堆叠体移除牺牲栅极电极218。可以通过利用适当的蚀刻剂进行蚀刻， 来移除牺牲栅极电极。图3h示出了在移除了牺牲栅极电极的情况下的器件，并且图3i示出 了沿着线3i_3i截取的图3h的剖面。使用如上面所讨论的卤间化合物或卤素-稀有元素蒸 汽，从鳍状件中的沟道层之间移除牺牲层220,从而在沟道区中形成纳米线。再次，不需要提 供用于保护剩余暴露的材料的掩模。然后移除可选的硬掩模222。图3j示出了在从沟道层 308之间移除了牺牲层306以形成纳米线的情况下的半导体器件300。
[0038] 然后可以围绕纳米线使用化学气相沉积来沉积栅极电介质层224。形成栅极电介 质的材料可以是具有大于3.9的介电常数的高k电介质材料、氧化铪、氮氧化铪、硅化铪、氧 化镧、氧化错、娃酸错、氧化钽、钛酸锁钡、钛酸钡、钛酸锁、氧化纪、氧化铝、氧化铅钪钽、银 酸铅锌及其组合。栅极电介质可以呈现在:1 1至5〇 i范围内的厚度。
[0039] 此外，可以在栅极电介质层上方沉积栅极电极材料226,从而填充纳米线之间的区 域。栅极材料的示例例如包括金属氮化物、金属碳化物、金属硅化物、金属铝化物、铪、锆、 钛、钽、铝、钌、钯、钴、镍、钨以及导电金属氧化物。图3k示出了半导体器件300,其中半导体 器件300包括被沉积在纳米线308的表面上方的栅极电介质336,以及在纳米线308的沟道区 的任一侧上的剩余牺牲层306。图3k还示出了经沉积的栅极电极338,其中栅极电极338对纳 米线308的沟道区之间以及其周围的间隔进行填充。
[0040] 在实施例中，本公开内容还涉及通过上面所描述的卤间化合物或卤素-稀有元素 蒸汽蚀刻工艺来形成的半导体器件。例如，所述方法可以用于形成平面晶体管、非平面晶体 管、用于平面晶体管和非平面晶体管两者的接触件、以及平面器件和非平面器件中的其它 部件或线路互连沟槽。半导体器件例如包括集成电路，该集成电路包括各种部件，例如晶体 管、二极管、电源、电阻器、电容器、电感器、传感器、接收器、收发器、天线等等，以及用于形 成这些部件的特征，例如互连件、栅极、插头等等。与集成电路相关联的部件可以安装在集 成电路上或者连接到集成电路。集成电路是模拟的或数字的，并且可以用于多种应用，例如 微处理器、光电设备、逻辑块、音频放大器等等，这取决于与集成电路相关联的部件。集成电 路然后可以用作为用于执行计算设备(例如，计算机、手持设备或便携式设备）中的一个或 多个相关功能的芯片组的部分。
[0041] 本公开内容的一个方面涉及一种对牺牲材料进行蚀刻以形成晶体管的方法。所述 方法包括:在反应室中供应半导体衬底，其中，所述衬底包括沟道材料和牺牲材料，所述牺 牲材料被布置在所述沟道材料的至少一部分上。所述方法还包括:在所述反应室中提供蒸 汽，所述蒸汽包括齒间化合物或卤素-稀有元素化合物;利用所述蒸汽来对所述牺牲材料的 至少一部分进行蚀刻；以及从所述牺牲材料下方暴露出所述沟道材料的至少一部分。
[0042] 在上述实施例中，所述沟道材料包括硅，并且所述牺牲材料包括硅锗。另外，在上 述实施例中的任何实施例中，所述卤间化合物选自由以下各项构成的组:一氯化碘（IC1)、 一溴化碘（IBr)、三氟化氯(C1F 3)、三氟化溴(BrF3)、以及四氯化碘（IC14)。并且在特定的实 施例中，所述卤间化合物是三氟化溴。此外，在上述实施例中的任何实施例中，所述卤素-稀 有元素化合物选自由以下各项构成的组：二氟化氙（XeF 2)、四氟化氙（XeF4)、六氟化氙 (XeF6)、或者二溴化氣(XeBr2)。
[0043] 在上述实施例中的任何实施例中，在_100°C至600°C范围内的温度下对所述半导 体衬底进行加热，并且优选地，在20 °C至30°C范围内的温度下对所述半导体衬底进行加热。 此外，在上述实施例中的任何实施例中，所述蒸汽以1 seem至lOOOsccm范围内的流率被供应 给所述反应室，并且优选地，所述蒸汽以lOsccm至200sccm范围内的流率被供应给所述反应 室。另外，在上述实施例中的任何实施例中，所述反应室在蚀刻期间维持在1毫托至100毫托 范围内的压强下。此外，在上述实施例中的任何实施例中，对所述牺牲层进行蚀刻在1秒至 600秒范围内的时间段内发生。
[0044] 在上述实施例中的任何实施例中，所述方法还包括供应选自以下各项中的一项或 多项的运载气体:Ar、He或者N2。另外，在特定的实施例中，所述运载气体以1 seem至1， OOOseem的范围内的流率被供应给所述反应室。替代地或者除了上述实施例以外，以100:1 至1:100范围内的运载气体与蚀刻剂气体的比率来供应所述运载气体，包括100:1至1:100 中的所有值和范围。
[0045] 在上述实施例中的任何实施例中，所述半导体衬底具有衬底表面，所述牺牲层被 布置在所述半导体衬底表面上;所述沟道层被布置在所述牺牲层上，牺牲栅极电极被布置 在所述牺牲层和所述沟道层上方，并且栅极间隔件被布置在所述牺牲层和所述沟道层上方 的所述牺牲栅极电极的两侧上，其中，利用所述蒸汽对所述牺牲层进行的蚀刻从所述半导 体衬底与所述沟道层之间移除牺牲层，从而形成纳米线。
[0046] 此外，在上述实施例中，在所述半导体衬底表面上提供被交替地设置在堆叠体中 的多个牺牲层和多个沟道层。另外，在上述实施例中，在所述纳米线上方沉积高k电介质层。 此外，在上述实施例中，在所述高k电介质层上方沉积栅极电介质层。
[0047] 在本公开内容的另一方面中，提供了一种根据上面所阐述的方法来形成的晶体 管。并且在本公开内容的另一方面中，多个所述晶体管包括在集成电路中。
[0048] 在本公开内容的另一方面中，涉及一种对牺牲材料进行蚀刻以形成支撑在衬底的 表面上方的沟道的方法。所述方法包括:在反应室中供应半导体衬底，其中，所述半导体衬 底具有:衬底表面;牺牲层，所述牺牲层被布置在所述半导体衬底表面上;沟道层，所述沟道 层被布置在所述牺牲层上;牺牲栅极电极，所述牺牲栅极电极被布置在所述牺牲层和所述 沟道层上方;栅极间隔件，所述栅极间隔件被布置在所述牺牲层和所述沟道层上方的所述 牺牲栅极电极的两侧上。所述方法还包括:对所述牺牲栅极电极进行蚀刻，从而暴露出所述 沟道层和所述牺牲层的一部分。所述方法还包括:在所述反应室中提供蒸汽，所述蒸汽包括 卤间化合物或卤素-稀有元素化合物；以及利用所述蒸汽来对所述牺牲层进行蚀刻，并且从 所述半导体衬底与所述沟道层之间移除所述牺牲层，从而形成纳米线。
[0049] 在实施例中，所述方法还包括提供多个牺牲层和多个沟道层，其中所述多个牺牲 层和所述多个沟道层被交替地设置在所述半导体衬底表面上的堆叠体中。在上述实施例 中，所述沟道层包括硅，并且所述牺牲层包括硅锗。此外，在上述实施例中，所述卤间化合物 是二氣化溴。
[0050] 在上述实施例中的任何实施例中，在-100°c至600°C范围内的温度下对所述半导 体衬底进行加热。此外，在上述实施例中的任何实施例中，所述蒸汽以1 seem至lOOOsccm范 围内的流率被供应给所述反应室。另外，在上述实施例中的任何实施例中，所述反应室在蚀 刻期间维持在1毫托至100毫托范围内的压强下。此外，在上述实施例中的任何实施例中，对 所述牺牲层进行蚀刻在1秒至600秒范围内的时间段内发生。
[0051] 在上述实施例中的任何实施例中，所述方法还包括供应选自以下各项中的一项或 多项的运载气体:Ar、He或者N2。另外，在上述实施例中的任何实施例中，所述方法包括:在 所述纳米线上方沉积高k电介质层。此外，在上述实施例中的任何实施例中，所述方法还包 括:在所述高k电介质层上方沉积栅极电介质层。
[0052] 在另一方面中，本公开内容涉及一种对牺牲材料进行蚀刻的方法，所述牺牲材料 来自环绕栅极器件中的纳米线栅极。所述方法包括:在反应室中供应半导体衬底，其中，所 述半导体衬底具有衬底表面、多个硅锗牺牲层和硅沟道层，所述多个硅锗牺牲层和硅沟道 层交替地堆叠在所述半导体衬底表面上。所述方法还包括:在20°C至30°C范围内的温度下 对所述衬底进行加热。所述方法还包括：以在lOsccm至200sccm范围内的流率向所述反应室 供应三氟化溴，并且使得所述反应室维持在1毫托至100毫托范围内的压强下。另外，所述方 法包括:在1秒至600秒范围内的时间段内利用所述三氟化溴蒸汽对所述牺牲层进行蚀刻， 并且移除所述硅锗牺牲层，从而由所述硅沟道层形成纳米线。
[0053]在另一实施例中，本公开内容涉及一种晶体管，所述晶体管根据上面阐述的方法 中的任何方法形成。在实施例中，多个所述晶体管包括在集成电路中。
[0054]出于说明的目的给出了对若干方法和实施例的前述描述。本公开内容并非旨在是 详尽的或者将权利要求限制为所公开的精确步骤和/或形式，并且显而易见的是，根据上述 教导，许多修改和变型是可能的。旨在由所附权利要求来限定本发明的范围。
【主权项】
1. 一种对牺牲材料进行蚀刻以形成晶体管的方法，包括： 在反应室中供应半导体衬底，其中，所述衬底包括沟道材料和牺牲材料，所述牺牲材料 被布置在所述沟道材料的至少一部分上； 在所述反应室中提供蒸汽，所述蒸汽包括卤间化合物或卤素-稀有元素化合物； 利用所述蒸汽对所述牺牲材料的至少一部分进行蚀刻；以及 从所述牺牲材料下方暴露出所述沟道材料的至少一部分。2. 根据权利要求1所述的方法，其中，所述沟道材料包括硅，并且所述牺牲材料包括硅 错。3. 根据权利要求1所述的方法，其中，所述卤间化合物选自由以下各项构成的组:一氯 化碘(IC1)、一溴化碘(IBr)、三氟化氯(C1F 3)、三氟化溴(BrF3)以及四氯化碘(IC14)。4. 根据权利要求1所述的方法，其中，所述卤间化合物是三氟化溴。5. 根据权利要求1所述的方法，其中，所述卤素-稀有元素化合物选自由以下各项构成 的组:二氟化氣(XeF2)、四氟化氣(XeF 4)、六氟化氣(XeF6)、或者二溴化氣(XeBr2)。6. 根据权利要求1所述的方法，其中，在_100°C至600°C范围内的温度下对所述半导体 衬底进行加热。7. 根据权利要求1所述的方法，其中，在20°C至30°C范围内的温度下对所述半导体衬底 进行加热。8. 根据权利要求1所述的方法，其中，以在lsccm至lOOOsccm范围内的流率为所述反应 室供应所述蒸汽。9. 根据权利要求1所述的方法，其中，以在lOsccm至200sccm范围内的流率为所述反应 室供应所述蒸汽。10. 根据权利要求1所述的方法，其中，在蚀刻期间使所述反应室维持在1毫托至100毫 托范围内的压强下。11. 根据权利要求1所述的方法，其中，在1秒至600秒范围内的时间段内对所述牺牲层 进行蚀刻。12. 根据权利要求1所述的方法，还包括供应选自以下各项中的一项或多项的运载气 体:Ar、He或者N2。13. 根据权利要求12所述的方法，其中，以在lsccm至1，000sccm范围内的流率向所述反 应室供应所述运载气体。14. 根据权利要求12所述的方法，其中，以在100:1至1:100范围内的运载气体与蚀刻剂 气体的比率来供应所述运载气体，所述运载气体与蚀刻剂气体的比率包括在1〇〇: 1至1: 1〇〇 的范围中的所有值和范围。15. -种对牺牲材料进行蚀刻以形成被支撑在衬底的表面上方的沟道的方法，包括： 在反应室中供应半导体衬底，其中，所述半导体衬底具有:衬底表面;牺牲层，所述牺牲 层被布置在所述半导体衬底表面上;沟道层，所述沟道层被布置在所述牺牲层上;牺牲栅极 电极，所述牺牲栅极电极被布置在所述牺牲层和所述沟道层上方;栅极间隔件，所述栅极间 隔件被布置在所述牺牲层和所述沟道层上方的所述牺牲栅极电极的两侧上； 对所述牺牲栅极电极进行蚀刻，从而暴露出所述沟道层和所述牺牲层的一部分； 在所述反应室中提供蒸汽，所述蒸汽包括卤间化合物或卤素-稀有元素化合物；以及 利用所述蒸汽对所述牺牲层进行蚀刻，并且从所述半导体衬底与所述沟道层之间移除 所述牺牲层，从而形成纳米线。16. 根据权利要求15所述的方法，还包括多个牺牲层和多个沟道层，其中所述多个牺牲 层和所述多个沟道层被交替地设置在所述半导体衬底表面上的堆叠体中。17. 根据权利要求15所述的方法，其中，所述沟道层包括硅，并且所述牺牲层包括硅锗。18. 根据权利要求15所述的方法，其中，所述卤间化合物是三氟化溴。19. 根据权利要求15所述的方法，其中，在-100°C至600°C范围内的温度下对所述半导 体衬底进行加热。20. 根据权利要求15所述的方法，其中，以在lsccm至lOOOsccm范围内的流率为所述反 应室供应所述蒸汽。21. 根据权利要求15所述的方法，其中，在蚀刻期间使所述反应室维持在1毫托至100毫 托范围内的压强下。22. 根据权利要求15所述的方法，其中，在1秒至600秒范围内的时间段内对所述牺牲层 进行蚀刻。23. 根据权利要求15所述的方法，还包括供应选自以下各项中的一项或多项的运载气 体:Ar、He或者N2。24. 根据权利要求15所述的方法，还包括在所述纳米线上方沉积高k电介质层。25. 根据权利要求15所述的方法，还包括在所述高k电介质层上方沉积栅极电介质层。26. -种对牺牲材料进行蚀刻的方法，所述牺牲材料来自环绕栅极器件中的纳米线栅 极，所述方法包括： 在反应室中供应半导体衬底，其中，所述半导体衬底具有衬底表面、多个硅锗牺牲层和 硅沟道层，所述多个硅锗牺牲层和硅沟道层被交替地堆叠在所述半导体衬底表面上； 在20°C至30°C范围内的温度下对所述衬底进行加热； 以在lOsccm至200sccm范围内的流率向所述反应室供应三氟化溴，并且使所述反应室 维持在1毫托至100毫托范围内的压强下；以及 在1秒至600秒范围内的时间段内利用三氟化溴蒸汽对所述牺牲层进行蚀刻，并且移除 所述硅锗牺牲层，从而由所述硅沟道层形成纳米线。27. -种由根据权利要求1至14中任一项所述的方法所形成的晶体管。28. 根据权利要求27所述的晶体管，其中，多个所述晶体管包括在集成电路中。
【文档编号】H01L21/3065GK105993064SQ201380081248
【公开日】2016年10月5日
【申请日】2013年12月27日
【发明人】S·H·宋, R·B·小蒂尔科特, A·默西, S·金, K·库恩
【申请人】英特尔公司