DRAM命令拖尾效率管理的制作方法

背景技术：

1、计算机系统通常使用廉价且高密度的动态随机存取存储器(dram)芯片作为主存储器。现今销售的大多数dram芯片与由联合电子设备工程委员会(jedec)发布的各种双倍数据速率(ddr)dram标准兼容。ddr dram使用具有高速存取电路的常规dram存储器单元阵列以实现高传送率并且提高存储器总线的利用率。

2、典型的ddr存储器控制器维持队列以存储待决的读取和写入请求，以允许存储器控制器无序地拾取这些待决的请求且由此提高效率。例如，存储器控制器可以从队列无序地检索对给定存储列中的同一行的多个存储器访问请求(称为“页命中”)，并且将该多个存储器访问请求连续地发出到存储器系统以避免重复地预充电当前行和激活另一行的开销。但是，在利用现代存储器技术(诸如ddr5)提供的总线带宽的同时，从深度队列中扫描和拾取访问变得难以使用已知的存储器控制器来实现。存储器控制器可以采用诸如产生读取命令或写入命令的拖尾的技术来提高总线效率。然而，此类技术伴随着性能折衷，诸如因延迟并非当前拖尾的一部分的命令而引起的等待时间问题，以及与将命令总线从读取拖尾“周转”到写入拖尾(且反之亦然)相关联的附加性能开销。

技术实现思路

技术特征：

1.一种存储器控制器，包括：

2.根据权利要求1所述的存储器控制器，其中所述最小突发长度被计算为针对所述拖尾的可用命令的数量乘以所选择的比率。

3.根据权利要求1所述的存储器控制器，其中所述仲裁器进一步能够操作以在所述最小突发长度之后监测指示突发间效率的第二组一个或多个条件，并且其中决定开始新的命令拖尾是基于所述第一组条件和所述第二组条件的。

4.根据权利要求3所述的存储器控制器，其中所述仲裁器具有：当前正被处理的命令类型的当前模式，其中所述类型是读取和写入中的一者；以及另一类型的交叉模式，并且其中所述第二组条件包括交叉模式命令可用的指示，对于所述交叉模式命令，在定义的列地址选通(cas)到cas间隔内能够将cas命令发送到在所述拖尾中发送的前一命令。

5.根据权利要求4所述的存储器控制器，其中当读取命令是所述交叉模式时，对于所定义的cas到cas间隔使用第一间隔，并且当写入命令是所述交叉模式时，对于所定义的cas到cas间隔使用不同于所述第一间隔的第二间隔。

6.根据权利要求1所述的存储器控制器，其中所述第一组条件包括对于cas命令之间的一个或多个间隔的测量。

7.根据权利要求6所述的存储器控制器，其中第一组条件包括最近传输的cas命令与能够传输所选择后续cas命令的时间之间的间隔。

8.一种方法，包括：

9.根据权利要求8所述的方法，其中所述最小突发长度被计算为针对所述拖尾的可用命令的数量乘以所选择的比率。

10.根据权利要求8所述的方法，所述方法还包括：在所述最小突发长度之后监测指示突发间效率的第二组一个或多个条件，并且其中决定开始新的命令拖尾是基于所述第一组条件和所述第二组条件的。

11.根据权利要求10所述的方法，其中所述仲裁器具有：当前正被处理的命令类型的当前模式，其中所述类型是读取和写入中的一者；以及另一类型的交叉模式，并且其中所述第二组条件包括交叉模式命令可用的指示，对于所述交叉模式命令，在定义的列地址选通(cas)到cas间隔内能够将cas命令发送到在所述拖尾中发送的前一命令。

12.根据权利要求11所述的方法，其中当读取命令是所述交叉模式时，对于所定义的cas到cas间隔使用第一间隔，并且当写入命令是所述交叉模式时，对于所定义的cas到cas间隔使用不同于所述第一间隔的第二间隔。

13.根据权利要求8所述的方法，其中所述第一组条件包括对于cas命令之间的一个或多个间隔的测量。

14.根据权利要求13所述的方法，其中第一组条件包括最近传输的cas命令与能够传输所选择后续cas命令的时间之间的间隔。

15.一种数据处理系统，包括：

16.根据权利要求15所述的数据处理系统，其中所述最小突发长度被计算为针对可用拖尾的可用命令的数量乘以所选择的比率。

17.根据权利要求15所述的数据处理系统，其中所述仲裁器进一步能够操作以在所述最小突发长度之后监测指示突发间效率的第二组一个或多个条件，并且其中决定开始新的命令拖尾是基于所述第一组条件和所述第二组条件的。

18.根据权利要求17所述的数据处理系统，其中所述仲裁器具有：当前正被处理的命令类型的当前模式，其中所述类型是读取和写入中的一者；以及另一类型的交叉模式，并且其中所述第二组条件包括交叉模式命令可用的指示，对于所述交叉模式命令，在定义的列地址选通(cas)到cas间隔内能够将cas命令发送到在所述拖尾中发送的前一命令。

19.根据权利要求18所述的数据处理系统，其中当读取命令是所述交叉模式时，对于所定义的cas到cas间隔使用第一间隔，并且当写入命令是所述交叉模式时，对于所定义的cas到cas间隔使用不同于所述第一间隔的第二间隔。

20.根据权利要求15所述的数据处理系统，其中所述第一组条件包括对于cas命令之间的一个或多个间隔的测量。

技术总结
本发明提供了一种包括命令队列和仲裁器的存储器控制器，该仲裁器用于从命令队列中选择条目以传输到DRAM。该仲裁器处理连续读取命令的拖尾和连续写入命令的拖尾。该仲裁器基于可用于由该仲裁器选择的指定类型的多个命令，处理至少最小突发长度的拖尾。在该最小突发长度之后，该仲裁器基于指示突发内效率的第一组一个或多个条件决定开始不同类型的新的命令拖尾。

技术研发人员：沈冠豪,拉温德拉·纳特·巴尔加瓦
受保护的技术使用者：超威半导体公司
技术研发日：
技术公布日：2024/1/16