用于功率MOSFET的屏蔽接触件布局的制作方法

本说明书涉及屏蔽栅极沟槽mosfet中的接触件。

背景技术：

1、埋入式多晶硅屏蔽电极被用在屏蔽栅极沟槽mosfet中，以用于电荷平衡和减小器件的漏极-源极导通电阻(rdson)。然而，与多晶硅屏蔽电极相关联的电阻和杂散电容可(例如)通过在器件电路中的非箝位电感切换(uis)期间导致不期望的栅极跳动或低雪崩能力来影响器件的电气性能，或以其它方式影响应用效率。随着半导体器件(例如，器件单元尺寸)和平版印刷设计规则的缩小，越来越难以在半导体器件(例如，屏蔽栅极沟槽mosfet)中制造低电阻埋入式多晶硅屏蔽电极，以避免或减少例如栅极跳动和不良的雪崩能力。

技术实现思路

1、以一般方面而言，一种器件包括在半导体衬底中以纵向方向延伸的第一方向类型的多个沟槽，以及以横向方向延伸并与该第一方向类型的该多个沟槽相交的第二方向类型的沟槽。该纵向方向与该横向方向正交。该第二方向类型的该沟槽与所相交的该第一方向类型的该多个沟槽中的每个沟槽流体连通。

2、该器件进一步包括屏蔽多晶硅层，其设置在该第一方向类型的该多个沟槽和该第二方向类型的该沟槽中；多晶硅间介电层(ipl)和栅极多晶硅层，其在该第一方向类型的该多个沟槽和该第二方向类型的该沟槽中设置在该屏蔽晶硅层上方；以及至该屏蔽多晶硅层的电接触件，其设置在置于该第二方向类型的该沟槽中的该多晶硅间介电层和该栅极多晶硅层中的开口内。

3、以一般方面而言，一种器件包括：第一方向类型的多个纵向沟槽和纵向台面，其跨半导体衬底以纵向方向平行地延伸；以及第二方向类型的侧向沟槽，其以与该纵向方向正交的横向方向延伸并与该第一方向类型的该多个纵向沟槽和纵向台面垂直地相交。该侧向沟槽与该第一方向类型的该多个纵向沟槽流体连通。该侧向沟槽将该多个纵向沟槽和纵向台面中的每者分割成该侧向沟槽的第一侧上的第一区段纵向沟槽和第一区段台面，以及与该侧向沟槽的该第一侧相对的第二侧上的第二区段纵向沟槽和第二区段纵向台面，该侧向沟槽与该多个第一区段纵向沟槽和第二区段纵向沟槽中的每者流体连通。

4、该器件进一步包括屏蔽多晶硅层，其设置在该多个纵向沟槽和该侧向沟槽中；多晶硅间介电层(ipl)和栅极多晶硅层，其在该多个纵向沟槽和该侧向沟槽中设置在该屏蔽多晶硅层上方；以及通过至少一个绝缘体加衬导电插头至该屏蔽多晶硅层的电接触件，绝缘体加衬导电插头延伸穿过设置在该侧向沟槽中的该多晶硅间介电层和该栅极多晶硅层。

5、以一般方面而言，一种方法包括在半导体衬底中限定第一类型的多个沟槽。该第一类型的该多个沟槽以纵向方向延伸。该方法进一步包括限定以侧向方向延伸并与该第一类型的该多个沟槽相交的第二类型的沟槽。该第二类型的该沟槽与所相交的该第一类型的该多个沟槽中的每个沟槽流体连通。该方法进一步包括：在该第一类型的该多个沟槽和该第二类型的该沟槽中设置屏蔽多晶硅层；在该第一类型的该多个沟槽和该第二类型的该沟槽中将多晶硅间介电层(ipd)和栅极多晶硅层设置在该屏蔽多晶硅层上方；以及通过设置在该第二类型的该沟槽中的该多晶硅间介电层和该栅极多晶硅层中的开口形成至该屏蔽多晶硅层的电接触件。

技术特征：

1.一种器件(200、300、400、500、600、700、800)，所述器件包括：

2.根据权利要求1所述的器件，其中设置在所述多晶硅间介电层(112)和所述栅极多晶硅层(108)中的开口(106、16)内的至所述屏蔽多晶硅层(111)的所述电接触件是绝缘体加衬导电插头(116)。

3.根据权利要求2所述的器件，其中所述绝缘体加衬导电插头(116)是氧化物加衬导电插头。

4.根据权利要求2所述的器件，其中所述绝缘体加衬导电插头(116)的导电中心部分(109)包括金属、金属合金、金属硅化物或导电多晶硅中的一种。

5.根据权利要求2所述的器件，其中所述绝缘体加衬导电插头(116)的导电中心部分(109)包括钨。

6.根据权利要求1所述的器件，其中设置在所述第一方向类型的所述多个沟槽(101、101-1、101-2、102-3、10-4、101-c、101-l、101-m、101-u)中的所述栅极多晶硅层(108)形成所述器件的连续栅极电极，所述连续栅极电极不被至所述屏蔽多晶硅层的所述电接触件中断，所述电接触件设置在置于所述第二方向类型的所述沟槽(105、105-1、105-2、105-3、105-4)中的所述多晶硅间介电层(112)和所述栅极多晶硅层(108)中的所述开口(106、16)内。

7.一种器件(200、300、400、500、600、700、800)，所述器件包括：

8.根据权利要求7所述的器件，其中所述至少一个绝缘体加衬导电插头(116)、第一区段纵向台面和第二区段纵向台面沿着垂直于所述侧向沟槽(105、105-1、105-2、105-3、105-4)的共同轴对准。

9.根据权利要求7所述的器件，其中所述至少一个绝缘体加衬导电插头(116)、第一区段纵向台面和第二区段纵向沟槽沿着垂直于所述侧向沟槽(105、105-1、105-2、105-3、105-4)的共同纵向轴对准。

10.根据权利要求7所述的器件，其中所述多个纵向沟槽(101、101-1、101-2、102-3、10-4、101-c、101-l、101-m、101-u)和纵向台面(102、102-1、102-2、102-3、102-4)中的每者具有沟槽宽度和台面宽度，并且其中所述至少一个绝缘体加衬导电插头(116)具有等于或小于所述台面宽度的宽度。

11.根据权利要求7所述的器件，其中所述多个纵向沟槽(101、101-1、101-2、102-3、10-4、101-c、101-l、101-m、101-u)和台面(102、102-1、102-2、102-3、102-4)中的每者具有沟槽宽度和台面宽度，并且其中所述至少一个绝缘体加衬导电插头(116)具有大于所述台面宽度的宽度。

12.根据权利要求11所述的器件，其中所述至少一个绝缘体加衬导电插头(116)具有约等于两个台面宽度与沟槽宽度之和的宽度。

13.根据权利要求7所述的器件，其中所述至少一个绝缘体加衬导电插头(116)包括设置在所述侧向沟槽中的多个绝缘体加衬导电插头，所述多个绝缘体加衬导电插头与所述多个纵向沟槽(101、101-1、101-2、102-3、10-4、101-c、101-l、101-m、101-u)中的纵向沟槽的数量大约相同。

14.根据权利要求7所述的器件，其中所述至少一个绝缘体加衬导电插头(116)包括设置在所述侧向沟槽(105、105-1、105-2、105-3、105-4)中的多个绝缘体加衬导电插头，所述多个绝缘体加衬导电插头大约是所述多个纵向沟槽(101、101-1、101-2、102-3、10-4、101-c、101-l、101-m、101-u)中的纵向沟槽的数量的一半。

15.根据权利要求7所述的器件，其中置于所述侧向沟槽(105、105-1、105-2、105-3、105-4)中的所述多晶硅间介电层(112)和所述栅极多晶硅层(108)中的所述至少一个绝缘体加衬导电插头(116)设置在第一区段台面和第二区段台面之间的空间中。

16.根据权利要求7所述的器件，其中在所述多晶硅间介电层(112)和所述栅极多晶硅层(108)中的所述至少一个绝缘体加衬导电插头是氧化物加衬开口(106、16)。

17.根据权利要求7所述的器件，其中通过所述至少一个绝缘体加衬导电插头(116)至所述屏蔽多晶硅层(111)的所述电接触件包括金属、金属合金、金属硅化物或导电多晶硅中的一种。

18.根据权利要求7所述的器件，其中通过所述至少一个绝缘体加衬导电插头(116)至所述屏蔽多晶硅层(111)的所述电接触件包括钨。

19.根据权利要求7所述的器件，其中设置在所述多个纵向沟槽(101、101-1、101-2、102-3、10-4、101-c、101-l、101-m、101-u)和所述侧向沟槽(105、105-1、105-2、105-3、105-4)中的所述栅极多晶硅层(108)形成所述器件的连续栅极电极，所述连续栅极电极不被通过所述至少一个绝缘体加衬导电插头(116)至所述屏蔽多晶硅层(111)的所述电接触件中断，所述至少一个绝缘体加衬导电插头穿过设置在所述侧向沟槽中的所述多晶硅间介电层(112)和所述栅极多晶硅层(108)。

20.一种方法，包括：

21.根据权利要求20所述的方法，其中通过所述开口(106、16)形成至所述屏蔽多晶硅层(111)的所述电接触件包括用绝缘体给所述开口(106、16)加内衬。

22.根据权利要求20所述的方法，其中通过所述开口(106、16)形成至所述屏蔽多晶硅层(111)的所述电接触件包括在所述开口中设置金属、金属合金、金属硅化物或导电多晶硅中的一种。

23.根据权利要求20所述的方法，其中通过所述开口(106、16)形成至所述屏蔽多晶硅层(111)的所述电接触件包括在所述开口中设置钨。

技术总结
一种方法包括限定在半导体衬底中以纵向方向延伸的第一类型的多个沟槽(101、101‑1、101‑2、102‑3、10‑4、101‑c、101‑L、101‑M、101‑U)，以及限定以侧向方向延伸并与该第一类型的该多个沟槽(101、101‑1、101‑2、102‑3、10‑4、101‑c、101‑L、101‑M、101‑U)相交的第二类型的沟槽(105、105‑1、105‑2、105‑3、105‑4)。该第二类型的该沟槽(105、105‑1、105‑2、105‑3、105‑4)与所相交的该第一类型的该多个沟槽(101、101‑1、101‑2、102‑3、10‑4、101‑c、101‑L、101‑M、101‑U)中的每个沟槽流体连通。该方法进一步包括在该第一类型的该多个沟槽(101、101‑1、101‑2、102‑3、10‑4、101‑c、101‑L、101‑M、101‑U)和该第二类型的该沟槽(105、105‑1、105‑2、105‑3、105‑4)中设置屏蔽多晶硅层(111)；在该第一类型的该多个沟槽(101、101‑1、101‑2、102‑3、10‑4、101‑c、101‑L、101‑M、101‑U)和该第二类型的该沟槽(105、105‑1、105‑2、105‑3、105‑4)中将多晶硅间介电层(112)和栅极多晶硅层(108)设置在该屏蔽多晶硅层(111)上方；以及通过设置在该第二类型的该沟槽中的该多晶硅间介电层(112)和该栅极多晶硅层(108)中的开口(106、16)形成至该屏蔽多晶硅层(111)的电接触件。

技术研发人员：P·文凯特拉曼,P·A·布尔克,G·H·勒歇尔特,B·帕德马纳班,E·M·莱恩汉
受保护的技术使用者：半导体元件工业有限责任公司
技术研发日：
技术公布日：2024/1/16